Previous Doc Next Doc Go to Doc# First Hit

Generate Collection

L15: Entry 2 of 4

File: JPAB

Apr 27, 2001

PUB-NO: JP02001118392A

DOCUMENT-IDENTIFIER: JP 2001118392 A

TITLE: NON-VOLATILE SEMICONDUCTOR MEMORY AND ITS DATA PROGRAMMING METHOD

PUBN-DATE: April 27, 2001

INVENTOR-INFORMATION:

NAME

COUNTRY

IWAHASHI, HIROSHI

ASSIGNEE-INFORMATION:

NAME

COUNTRY

TOSHIBA CORP

TOSHIBA MICROELECTRONICS CORP

APPL-NO: JP2000256245

APPL-DATE: August 27, 1993

INT-CL (IPC): G11 C 16/02; G11 C 16/06; H01 L 21/8247; H01 L 27/115; H01 L 29/788;

H01 L 29/792

ABSTRACT:

PROBLEM TO BE SOLVED: To dissolve such problems that threshold voltage of a cell of which threshold voltage is the lowest out of memory cells discharging electrons from a floating gate is required to make a positive value in a <u>flash</u> EEPROM of a NOR type, and read-out speed of data is suppressed by a cell of which threshold voltage is the maximum.

SOLUTION: Threshold voltage of a floating gate is made negative. A memory block is constituted on a P well surrounded by an alternate long and short dash line. Voltage is supplied to the P well from a terminal VE. Each block B1, B2, ... has a transistor column 100A for giving a reference potential to a source of a cell selected by a row line. When electrons are extracted from the floating gate, row lines WLl-WLn are made 0 V, high voltage is given to the VE, and the P well is made high voltage. Thereby, electrons accumulated in the floating gate are discharged to the well, threshold voltage of all cells is made a negative value. Next, a row line is made high voltage, a data input circuit is made high voltage, and electrons are injected to the floating gate of a cell selected by a row line, column line 5.

COPYRIGHT: (C) 2001, JPO

Previous Doc Next Doc Go to Doc#

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-118392 (P2001-118392A)

(43)公開日 平成13年4月27日(2001.4.27)


(51) Int.CL7		識別記号		FΙ				テーマコード(参考)
G11C	16/02		(311C	17/00		612	Z
	16/06						612	E
H01L	21/8247						632	Z ·
	27/115				*		633	E
	29/788						635	
		審查記	水 有	育 前对	マダク数8	OL	(全 29	頁) 最終頁に続く
(21)出願番号 (62)分割の号 (22)出顧日	-	特顯2000-256245(P2000-256245) 特顯平5-235576の分割 平成5年8月27日(1993.8.27)		(71) 出頭。	株式会 神奈川	社東芝 県川崎		町72番地
				(71) 出願。	東芝で	イクロ		2 Z 2 E 2 Z 3 E 5
				(72)発明	神奈川	県川崎		
				(74)代理。	人 100064			

(54) 【発明の名称】 不揮発性半導体メモリ及びそのデータプログラム方法

(57)【要約】 (修正有)

【課題】 NOR型のフラッシュEEPROMには、浮遊ゲートから電子を放出したメモリセルのうち最もしきい電圧の低いセルのしきい電圧を正の値とする必要があり、最もしきい電圧の高いセルによってデータの読み出し速度が抑えらえていた。

【解決手段】 浮遊ゲートのしきい電圧を負にする。メモリブロックは、一点鎖線で囲まれたPウエル上に構成されている。Pウエルには、端子VEにより電圧が供給される。各ブロック1B、B2、…には行線により選択されたセルのソースへ基準電位を与えるためのトランジスタ列100Aを有する。浮遊ゲートから電子を抜くときは、行線WL1~WLnをOVにし、VEに高電圧をを与え、Pウエルを高電圧にする。これに伴って、浮遊ゲートに蓄えられていた電子は、ウエルに向けて放出され、全てのセルのしきい電圧は負の値になる。次に、行線を高電圧、データ入力回路を高電圧にし、行線、列線5により選択されたセルの浮遊ゲートへの電子の注入を行なう。



【特許請求の範囲】

【請求項1】複数の行線および複数の列線を有するマト リクス状に配置された、電気的に消去およびプログラム が可能な複数の読み出し専用メモリセルを備え、前記メ モリセルのそれぞれは、N型ドレイン領域、N型ソース 領域、前記N型ドレイン領域と前記N型ソース領域との 間のチャンネル領域全体の上方に形成される浮遊ゲー ト、およびコントロールゲートとを有するNチャンネル 型MOSトランジスタを有し、また前記メモリセルは前 記浮遊ゲートの電荷の蓄積状態に基づいてデータを記憶 10 し、同じ行上にある前記メモリセルのコントロールゲー トは前記行線の一つに共通に接続され、同じ列上にある 前記メモリセルのドレイン領域は列線の一つに共通に接 続され、さらにP型ウェル領域に形成されている、メモ リセルアレイと、

前記列線に接続され、そのゲートは列デコーダに接続さ れ、Nチャンネル型であり、前記P型ウェル領域ではな く、半導体基板上に形成される、前記列線を選択するた めの複数のカラムゲートトランジスタと、

前記P型ウェル領域に接続され、前記メモリセルの消去 20 を行うために前記浮遊ゲートから前記P型ウェル領域に 電子を放出するための消去手段であって、当該消去手段 によって前記P型ウェル領域に消去電圧が加えられると 前記メモリセルは消去され、前記メモリセルの浮遊ゲー トから前記P型ウェル領域への電子の放出は電子トンネ ル効果を用いて行われる、消去手段と、

高ゲート電圧と高ドレイン電圧とを前記行線と前記列線 にそれぞれ加えることにより、電子を前記メモリセルの 浮遊ゲートに注入することによって所望のデータを前記 メモリセルに選択的にプログラムし、前記メモリセルの 30 浮遊ゲートのへの電子の注入は前記メモリセルのドレイ ンからソースヘチャンネル電流を流すことによって行わ れる、前記メモリセルをプログラムするためのプログラ ム手段と、

電子を前記浮遊ゲートに注入および前記浮遊ゲートから 放出するために、前記消去電圧、前記高ゲート電圧、お よび前記高ドレイン電圧を生成し、前記消去電圧は外部 から加えられた電源電圧から生成される電圧を用いて生 成され、前記高ゲート電圧は外部から加えられた前記電 源電圧から生成される電圧を用いて生成され、前記高ド レイン電圧は外部から加えられた前記電源電圧から生成 される電圧を用いて生成される、電圧生成手段と、を備 えることを特徴とする、不揮発性半導体記憶装置。

【請求項2】前記メモリセルのソースはデコードトラン ジスタを介して接地電位に接続され、前記デコードトラ ンジスタはデコード信号によって制御され、前記メモリ セルのソースは前記デコードトランジスタを介して前記 接地電位に選択的に接続されることを特徴とする、請求 項1に記載の不揮発性半導体記憶装置。

線は接地電位とされることを特徴とする、請求項1に記 載の不揮発性半導体記憶装置。

【請求項4】前記メモリセルが消去されるとき、前記行 線は接地電位とされることを特徴とする請求項2に記載 の不揮発性半導体記憶装置。

【請求項5】複数の行線および複数の列線を有するマト リクス状に配置された、電気的に消去およびプログラム が可能な複数の読み出し専用メモリセルを備え、前記メ モリセルのそれぞれは、N型ドレイン領域、N型ソース 領域、前記N型ドレイン領域と前記N型ソース領域との 間のチャンネル領域全体の上方に形成される浮遊ゲー ト、およびコントロールゲートとを有するNチャンネル 型MOSトランジスタを有し、また前記メモリセルは前 記浮遊ゲートの電荷の蓄積状態に基づいてデータを記憶 し、同じ行上にある前記メモリセルのコントロールゲー トは前記行線の一つに共通に接続され、同じ列上にある 前記メモリセルのドレイン領域は列線の一つに共通に接 続され、さらにP型ウェル領域に形成されている、メモ リセルアレイと、

前記P型ウェル領域に接続され、前記メモリセルの消去 を行うために前記浮遊ゲートから前記P型ウェル領域に 電子を放出するための消去手段であって、当該消去手段 によって前記P型ウェル領域に消去電圧が加えられると 前記メモリセルは消去され、前記メモリセルの浮游ゲー トから前記P型ウェル領域への電子の放出は電子トンネ ル効果を用いて行われる、消去手段と、

高ゲート電圧と高ドレイン電圧とを前記行線と前記列線 にそれぞれ加えることにより、電子を前記メモリセルの 浮遊ゲートに注入することによって所望のデータを前記 メモリセルに選択的にプログラムし、前記メモリセルの 浮遊ゲートのへの電子の注入は前記メモリセルのドレイ ンからソースヘチャンネル電流を流すことによって行わ れる、前記メモリセルをプログラムするためのプログラ ム手段と、

電子を前記浮遊ゲートに注入および前記浮遊ゲートから 放出するために、前記消去電圧、前記高ゲート電圧、お よび前記高ドレイン電圧を生成し、前記消去電圧は外部 から加えられた電源電圧から生成される電圧を用いて生 成され、前記高ゲート電圧は外部から加えられた前記電 源電圧から生成される電圧を用いて生成され、前記高ド レイン電圧は外部から加えられた前記電源電圧から生成 される電圧を用いて生成される、電圧生成手段と、を備 えることを特徴とする、不揮発性半導体記憶装置

【請求項6】前記メモリセルのソースはデコードトラン ジスタを介して接地電位に接続され、前記デコードトラ ンジスタはデコード信号によって制御され、前記メモリ セルのソースは前記デコードトランジスタを介して前記 接地電位に選択的に接続されることを特徴とする、請求 項5に記載の不揮発性半導体記憶装置。

【請求項3】前記メモリセルが消去されるとき、前記行 50 【請求項7】前記メモリセルが消去されるとき、前記行

線は接地電位とされることを特徴とする、請求項5に記載の不揮発性半導体記憶装置。

【請求項8】前記メモリセルが消去されるとき、前記行線は接地電位とされることを特徴とする、請求項6に記載の不揮発性半導体記憶装置。

【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、不揮発性半導体メモリ 及びそのデータプログラム方法に関する。

[0002]

【従来の技術】良く知られているように、NAND形の EEPROMに用いられる、浮游ゲートを有するメモリ セルMCは図28に示すように構成される。即ち、浮游 ゲートF.G.とチャネル領域CAとの間にあるゲート 絶縁膜GOをトンネル効果が起こる程度に極めて薄く形 成する。そして制御ゲートCGをOVに設定し、基板S bを高電圧にすることで、浮游ゲートFGから基板Sb に電子を放出して、2進データの一方を書き込む。反対 に、基板Sb、ソースSおよびドレインDをOVに、制 御ゲートCGを高電圧にすることにより、基板Sbから 浮游ゲートFGに電子を注入して、2進データの他方を 書き込む。このようなメモリセルMCを複数個マトリッ クス状に接続し、集積回路化したものの一部を図29 (a) に示す。図29(b)は、図29(a)の各ノー ドの電圧波形である。メモリセルMCにデータをプログ ラムするときは、まず制御ゲートCGに接続されている 全ての行線WL1~WLnをOVに、基板を高電圧にし て、全てのメモリセルMCの浮游ゲートFGから基板に 電子を放出する。次に、データを書き込むべきメモリセ ルMCの選択トランジスタSTのゲートSを高電位に設 30 定する。同時に、信号のをOVにしトランジスタ10を オフさせ、メモリセルMCを基準電位Vssから切り離 す。メモリセルMCの浮游ゲートFGに電子を注入する 場合は、対応する行線WLを高電位V1に設定し、対応 する列線DをOVに設定する。このとき浮游ゲートFG と基板Sb(チャネル)との間の電位差がトンネルを起 こすのに十分な値となり、基板Sbから浮游ゲートFG に電子が注入される。一方非選択の行線WLは先の高電 位V1よりも低いV2の電位に設定する。このとき列線 位V2が低いため、浮游ゲートFGと基板Sb (チャネ ル)との間の電位差がトンネルを起こすのに十分な値と ならず、浮游ゲートFGに電子は注入されない。行線W Lが高電位V1に設定されていたとしても、列線Dが電 位V3に設定されていると、このときも浮遊ゲートFG と基板 Sb (チャネル) との間の電位差がトンネルを起 こすのに十分な値とならず、浮游ゲートFGに電子は注 入されない。 すなわち、 図29 (b) からわかるよう に、時刻T1では、メモリセル2nの浮游ゲートに電子

の注入は起こらない。同様に、時刻T2では、メモリセル11の浮游ゲートFGに電子が注入され、メモリセル21の浮游ゲートFGには電子の注入は起こらない。

【0003】このようなメモリセルMCに於いては、浮游ゲートFGに電子が注入されていれば、そのしきい電圧は正の値となり、浮游ゲートFGから電子が放出されていればそのしきい電圧は負の値となる。メモリセルMCが選択されると、そのゲートは論理 "0"、例えば0Vに設定される。しきい電圧が負の値の浮游ゲートFG から電子が放出されているメモリセルMCはオンしたままであるが、しきい電圧が正の浮游ゲートFGに電子が注入されているメモリセルMCはオフする。このように、ゲートが0Vの選択されたメモリセルMCが、オンかオフかでデータを記憶している。一方、非選択のメモリセルMCのゲートは、論理 "1"、例えば5Vに設定され、浮游ゲートFGに電子が注入されているメモリセルMCもオンするようになっている。

【0004】次に図30に従ってデータの読み出しについて説明する。

【0005】電源Vonと接地点(Vss)には、負荷素子 として働く例えばディプレッション型のMOSトランジ スタレ1、選択用のMOSトランジスタ (エンハンスメ ント型)ST、およびメモリセル用MOSトランジスタ M1~M8が直列接続される。上記MOSトランジスタ L1のゲートは、このMOSトランジスタL1と選択用 MOSトランジスタSTとの接続点(ノードN1)に接 続されている。上記選択用MOSトランジスタSTのゲ ートには、メモリセル用MOSトランジスタM1~M8 から成るメモリブロック11を選択するための信号Xが 供給される。また、上記メモリセル用MOSトランジス タM1~M8のゲートにはそれぞれ、このメモリブロッ ク11の中の1つのメモリセル用MOSトランジスタを 選択するための信号W1~W8が供給される。そして、 上記ノードN1の電位をセンスアンプ12に供給して増 幅することにより、選択したメモリセル用MOSトラン ジスタから記憶データを読み出す。

こすのに十分な値となり、基板Sbから浮遊ゲートFG に電子が注入される。一方非選択の行線WLは先の高電 位V1よりも低いV2の電位に設定する。このとき列線 D(D1,D2,…)の電位がOVであったとしても電 位V2が低いため、浮遊ゲートFGと基板Sb(チャネル)との間の電位差がトンネルを起こすのに十分な値と ならず、浮游ゲートFGに電子は注入されない。行線WLが高電位V1に設定されていたとしても、列線Dが電 位V3に設定されていると、このときも浮遊ゲートFG を基板Sb(チャネル)との間の電位差がトンネルを起こすのに十分な値とならず、浮遊ゲートFGに電子は注入されない。すなわち、図29(b)からわかるよう に、時刻T1では、メモリセル2nの浮游ゲートに電子が注入され、メモリセル1nの浮游ゲートFGに電子 が放電され、これをセンスアンプ12で検出、増幅する が注入され、メモリセル1nの浮游ゲートFGには電子 50 ことにより、記憶データを読み出す。次に、メモリセル

用MOSトランジスタM3を選択するとする。この場合は、信号W3を"0"レベルに、他の信号は全て"1"レベルに設定する。このときメモリセル用MOSトランジスタM3は浮游ゲートに電子が注入されておりしきい電圧は正であるので、トランジスタM3はオフ状態となる。これにより、ノードN1の放電路が遮断され、このノードN1は負荷MOSトランジスタL1によって充電される。これをセンスアンプ12で検出、増幅することにより、メモリセル用MOSトランジスタM3からデータを読み出す。

【0007】しかし、このようにメモリセル用MOSトランジスタのしきい電圧が負であるか、正であるかでデータの"1"、"0"を記憶するとすると、メモリセルブロック11中のしきい電圧が正のMOSトランジスタの数としきい電圧が負のMOSトランジスタの数の比が異なる場合には、メモリセルブロック11に流れる電流の大きさが違ってくる。つまり、ノードN1の放電速度および放電時の"0"レベルの電位は、直列接続されたメモリセル用MOSトランジスタのしきい電圧が正のものと、しきい電圧が負のMOSトランジスタの数の比で 20異なることになる。

【0008】例えば、図32(a)に示すように、メモ リセルブロック11におけるメモリセル用MOSトラン ジスタM1~M7はそれらの浮遊ゲートに電子が注入さ れて正のしきい電圧を持ち、トランジスタM8のみが負 のしきい電圧である場合、メモリセル用MOSトランジ スタM 8が選択された時は、他の全てのトランジスタM 1~M7が正のしきい電圧であることから、メモリセル ブロック11を流れる電流は最も少ない状態となる。-方、図5 (b) に示すように、 メモリセルブロック 1 1 を構成するメモリセル用MOSトランジスタM1~M8 が全て負のしきい電圧を持つ場合には、メモリセル電流 が最も多くなる。これは、しきい電圧が負であるため、 信号W1~W8の電位が図32(a)のものと同じであ るならば、しきい電圧が負のMOSトランジスタの方が しきい電圧が正のものより多くの電流を流すためであ る。このため、前記図30に示したような回路では、上 記図32(a)に示したようなメモリセルブロック11 からデータを読み出す時が最も放電速度が遅くなり、こ のようなメモリセルブロックでデータの読み出し速度が 決まってしまう欠点がある。また、この時にメモリセル ブロックを流れる電流が最も少ないため、これに合わせ て負荷トランジスタL1の電流駆動能力も決めてやる必 要があり、負荷トランジスタレ1の電流駆動能力も大き くできずノードN1の充電もまた遅くなる欠点がある。 【0009】また、上記従来のメモリに於いては、一つ のメモリセルブロックが一本の列線に対応している。こ のため、隣り合ったメモリセルブロック同士のメモリセ ルブロックと列線の接続部がメモリセルアレイの占有面 積を決めるようになってきた。また列線の配線の多さが 50 なるのが避けられない。

歩留まりに影響を与えていた。

【0010】また、図28、図29のメモリセル及び装 置においては、先に述べたように、一度に全てのメモリ セルの浮游ゲートから電子を放出し、メモリセルのしき い電圧を負の値にすることによって2進データの一方を 書き込み、その後で選択的に浮游ゲートに電子を注入す ることによって2進データの他方のデータを書き込む。 【0011】メモリセルからのデータの読み出しに当っ ては、選択された行線を論理"0"、例えば0Vにし、 非選択な行線を論理"1"、例えば5Vに設定する。非 選択な行線に接続されているメモリセルは、そのゲート である行線が論理"1"である。このため、非選択のメ モリセルの浮游ゲートに電子が注入されてしきい電圧が 正であっても、メモリセルの浮游ゲートから電子が放出 されメモリセルのしきい電圧が負であっても、オンす る。けれども、選択された行線はOVである。このた め、この選択されたメモリセルは、しきい電圧が正のも のはオフし、しきい電圧が負のものはオンする。このよ うに選択されたメモリセルがオンするかオフするかで、 メモリセルに記憶されているデータが論理"1"か論理 "0"かを検出するのは前にも述べた通りである。浮游 ゲートに電子の注入されているメモリセルのしきい電圧 は、非選択な時にオンし、選択されたときにオフするよ うに設定されなければならない。このため、電子の注入 量に関しては注意を要する。このため、メモリセルへの 電子の注入と、この注入量をチェックするための読みだ しを繰り返し行い、適当な注入量になったときに電子の 注入を止めるようにしている。けれども、極めて薄いゲ ート絶縁膜を通して電子の注入を行っていることから、 製造工程のばらつきに起因して、ゲート絶縁膜の厚さの ばらつきや欠陥等により、浮游ゲートへの電子の注入量 はメモリセル間でばらつくことがある。つまり、電子の 注入されたメモリセルのしきい電圧はある幅を持ってば らついている。よって、最もしきい電圧の低いメモリセ ルと最もしきい電圧の高いメモリセルとのしきい電圧の 差は、メモリセルを流れる電流の差となり、選択された メモリセルからのデータ読みだし速度がメモリセルによ って異なることになる。すなわち、直列に接続された非 選択なメモリセルを通して流れる電流によりデータが検 出されるため、非選択なメモリセルのしきい電圧のばら つきはそのままメモリセルに流れる電流のばらつきとな り、データ読みだし速度のばらつきとなる。データ読み だし速度を速くするためには、メモリセルに流れる電流 は多いほど良い。しかし、電子の注入されたメモリセル のしきい電圧は正の値でなければならないため、最もし きい電圧の低いメモリセルのしきい電圧をOVよりわず かに高い値に設定したとしても、メモリセルのしきい電 圧の分布のばらつきにより、最もしきい電圧の高いメモ リセルのしきい電圧の値はOVよりもはるかに高い値に

イン6が列線5と接続されている。8は、例えばアルミ ニュームで作られた、データの読み出し時は基準電位 (例えば接地電位)を供給し且つ浮游ゲートから電子を

放出するときは高電圧を供給するための配線であり、隣 り合ったメモリセルで共用されるべく、そのメモリセル のソース7に接続位置9で接続されている。

【0014】このように構成された従来のフラッシュE EPROMにおいては、浮游ゲートから電子を放出しす ぎてメモリセルのしきい電圧が負の値になったとき、行 線、すなわち制御ゲートがOVの非選択なメモリセルで もオンする。このため、列線5と配線8が接続状態とな り、列線5から非選択なメモリセルを介しても配線8に 電流が流れる。これにより、データの読み出し時、ある いはデータの書き込み時に、列線5に電圧を印加したと しても、非選択なメモリセルを介して電流が流れ、電圧 が下がってしまう。このためデータの読み出し時に選択 されたメモリセルがオフしていたとしても非選択なメモ リセルを通して電流が流れてしまい、間違ったデータを 読み出してしまうし、データの書き込み時には、必要な 十分な電圧を供給する事ができない。このため、上述し たように、電子を浮游ゲートから放出した後の全メモリ セルのしきい電圧のばらつきの中で最もしきい電圧の低 いメモリセルのしきい電圧を正の値にしておく必要か ら、最もしきい電圧の高いメモリセルでデータの読み出 し速度が決まってしまい、データの読み出し速度を速く できないという欠点があった。

【0015】先にも述べたように、いわゆるEEPRO Mのメモリセルにあっては、ゲート酸化膜よりもはるか に薄い100オングストローム程度の酸化膜を介して、 ばらつく。メモリセルに流れる電流の多い方がデータの 30 浮游ゲートに電子を注入したり、放出したりすることに よりデータの書き換えを行なっている。図35は、更に 異なる方式でデータの書き換えを行なう従来のEEPR OMのこのようなメモリセルを構成するセルトランジス タのシンボル図で、制御ゲート電圧をVcg、ドレイン電 圧をVp 、ソース電圧をVs 、およびドレイン電流を I D とすると、制御ゲート電圧Vccに対するドレイン電流 In は図36に示すような特性を示す。図36におい て、曲線Aはイニシャル状態の特性、曲線Bは浮游ゲー トに電子を注入した時の特性であり、電子の注入により しきい電圧が上昇している。また、曲線Cは浮游ゲート から電子を放出した状態の特性であり、電子の放出によ りしきい電圧が低下して負になっている。このようなセ ルトランジスタを用いたメモリセルでは、上記曲線Bと Cの特性を利用してデータの "O" と "1" を記憶す る。

【0016】図37は、上記図35に示したセルトラン ジスタをマトリックス状に配列して構成したこのような EEPROMの回路構成例を示しており、現在市販され ているEEPROMはこのような回路構成が多い。図示 た列線であり、隣り合ったメモリセルで共用されるドレ 50 する如く、各セルトランジスタCTには選択用のMOS

【0012】また、従来のNOR型のフラッシュEEP ROMにおいては、データの書き換えの時、一旦全ての メモリセルの浮游ゲートに電子を注入し、浮游ゲートに 蓄えている電子の量を全てのメモリセルについて均一に し、その後、全てのメモリセルの浮游ゲートから電子を 放出し、2進データの一方を記憶する。こののち、メモ リセルの制御ゲートとドレインに高電圧を印加してチャ ネル電流を流し、チャネル領域から選択的にメモリセル の浮游ゲートに電子を注入して、2進データの他方を書 き込む。このような従来のNOR型のフラッシュEEP ROMにおいては、浮游ゲートから電子を放出しすぎる と、メモリセルのしきい電圧が負の値になり、選択動作 ができなくなる。このため、電子を放出した後に読み出 しを行って、適当なしきい電圧になったか否かをチェッ クしている。電子を放出しすぎないようにするため、電 子の放出期間を短く設定し、放出と読み出しを何度も繰 り返して行い、適切なしきい電圧を得るようにしてい る。けれども、この放出は、制御ゲートをOVにし、ソ ースあるいはドレインに高電圧を印加して、浮游ゲート からソースあるいはドレインにトンネル効果で電子を放 20 出するものである。あるいは、制御ゲートをOVにし、 メモリセルが作られている半導体基板を高電圧にして、 浮游ゲートからチャネル領域に電子をトンネル効果を利 用して放出するようにしている。このため、浮游ゲート とチャネルとの間のゲート絶縁膜は、トンネル効果が起 こるように、極めて薄く、例えば100オングストロー ム程度に作られている。このため、製造工程のばらつき に起因して、電子の放出後のメモリセルのしきい電圧 は、全メモリセルが均一な値ではなく、ある幅をもって 読み出し速度も速くなり、且つマージンも大きくなる。 よって、メモリセルのしきい電圧は低い方がよいが、ば らつきの中のもっともしきい電圧の高いメモリセルを最 適なしきい電圧になるまで電子を放出すると、ばらつき の中のもっともしきい電圧の低いメモリセルのしきい電 圧が負の値になってしまい好ましくない。このためこの ような半導体メモリにおいては、ばらつきの中のもっと もしきい電圧の低いメモリセルのしきい電圧が負の値に ならないようにしているので、最もしきい電圧の高いメ モリセルで読み出し速度が決まってしまい、データ読み 出し速度の高速化は困難であった。

【0013】図33はこのような従来のNOR型のフラ ッシュEEPROMのメモリセルアレイの一例である。 図33(a)は平面図、(b)はA-A、線断面図、 (c)はB-B、線断面図、(d)はC-C、線断面 図、図34はそのシンボル図である。図33において、 1は行線でありメモリセルの制御ゲートを形成してい る。2は浮游ゲート、3はチャネル領域であり、4はゲ ート絶縁膜である。5は例えばアルミニュームで作られ

トランジスタSTが直列接続され、1つのメモリセル14が2つのトランジスタCT, STで構成されている。【0017】上記のような構成において、セルトランジスタCTの浮游ゲートに電子を注入する場合には、選択用トランジスタSTのゲートおよびセルトランジスタCTの制御ゲートに高電圧VG, VCGを印加するとともに、列線15を0Vに設定する。一方、電子を放出する時には、選択用トランジスタSTのゲートと列線15を高電圧に設定するとともに、セルトランジスタCTの制御ゲートを0Vに設定する。これによって、セルトランジスタCTのドレインに高電圧が印加され、浮游ゲートからドレインに電子が放出される。

【0018】図38(a)は、上記図37に示した回路における一点鎖線で囲んだ領域16のパターン平面図で、この図38(a)のA-A、線に沿った断面構成を図38(b)に示す。図38(a),(b)において、前記図37に対応する部分には同じ符号を付しており、17はセルトランジスタCTのソース領域、18はセルトランジスタCTのドレイン且つ選択用トランジスタSTのソース領域、19は選択用トランジスタSTのドレイン領域、20はセルトランジスタCTの海がゲート、21はセルトランジスタCTの制御ゲート、22は選択用トランジスタSTのゲート、23は薄い酸化膜部、24は列線15と選択用トランジスタSTのドレインとのコンタクト部である。

【0019】このようなEEPROMにおいては、メモリセルにデータをプログラムする時間を短縮するために、図39に示す如く、各列線15毎にラッチ回路Lを設けておく。そして、各対応する列線15に接続されているメモリセル14にプログラムするデータをラッチ回路Lにラッチしておき、ラッチされたデータに基づいて1行分のメモリセル14に同時にプログラムするようにしている。このように構成されたEEPROMにおいては、データをプログラムする時間は短縮されるが、列線毎にラッチ回路Lを設けているので、ラッチ回路の分だけ、チップサイズが大きくなり、チップのコストが高くなるという欠点があった。

[0020]

【発明が解決しようとする課題】図33及び図34で説明した従来のNOR型のフラッシュEEPROMには、上述のように、浮游ゲートから電子を放出したメモリセルのうちの最もしきい電圧の低いメモリセルのしきい電圧を正の値とする必要があることから、最もしきい電圧の高いメモリセルによってデータの読み出し速度が決められ、データの読み出し速度を速くできないという欠点があった。

【0021】本発明は、このような事情に鑑みてなされたもので、その目的は、より速い読み出し速度の不揮発性半導体メモリを提供することにある。

[0022]

【課題を解決するための手段】本発明は、複数の行線お よび複数の列線を有するマトリクス状に配置された、電 気的に消去およびプログラムが可能な複数の読み出し専 用メモリセルを備え、前記メモリセルのそれぞれは、N 型ドレイン領域、N型ソース領域、前記N型ドレイン領 域と前記N型ソース領域との間のチャンネル領域全体の 上方に形成される浮遊ゲート、およびコントロールゲー トとを有するNチャンネル型MOSトランジスタを有 し、また前記メモリセルは前記浮遊ゲートの電荷の蓄積 状態に基づいてデータを記憶し、同じ行上にある前記メ モリセルのコントロールゲートは前記行線の一つに共通 に接続され、同じ列上にある前記メモリセルのドレイン 領域は列線の一つに共通に接続され、さらにP型ウェル 領域に形成されている、メモリセルアレイと、前記列線 に接続され、そのゲートは列デコーダに接続され、Nチ ャンネル型であり、前記P型ウェル領域ではなく、半導 体基板上に形成される、前記列線を選択するための複数 のカラムゲートトランジスタと、前記P型ウェル領域に 接続され、前記メモリセルの消去を行うために前記浮遊 ゲートから前記P型ウェル領域に電子を放出するための 消去手段であって、当該消去手段によって前記P型ウェ ル領域に消去電圧が加えられると前記メモリセルは消去 され、前記メモリセルの浮遊ゲートから前記P型ウェル 領域への電子の放出は電子トンネル効果を用いて行われ る、消去手段と、高ゲート電圧と高ドレイン電圧とを前 記行線と前記列線にそれぞれ加えることにより、電子を 前記メモリセルの浮遊ゲートに注入することによって所 望のデータを前記メモリセルに選択的にプログラムし、 前記メモリセルの浮遊ゲートのへの電子の注入は前記メ モリセルのドレインからソースへチャンネル電流を流す ことによって行われる、前記メモリセルをプログラムす るためのプログラム手段と、電子を前記浮遊ゲートに注 入および前記浮遊ゲートから放出するために、前記消去 電圧、前記高ゲート電圧、および前記高ドレイン電圧を 生成し、前記消去電圧は外部から加えられた電源電圧か ら生成される電圧を用いて生成され、前記高ゲート電圧 は外部から加えられた前記電源電圧から生成される電圧 を用いて生成され、前記高ドレイン電圧は外部から加え られた前記電源電圧から生成される電圧を用いて生成さ 40 れる、電圧生成手段と、を備えるものとして構成され

【0023】第2の本発明は、複数の行線および複数の 列線を有するマトリクス状に配置された、電気的に消去 およびプログラムが可能な複数の読み出し専用メモリセ ルを備え、前記メモリセルのそれぞれは、N型ドレイン 領域、N型ソース領域、前記N型ドレイン領域と前記N 型ソース領域との間のチャンネル領域全体の上方に形成 される浮遊ゲート、およびコントロールゲートとを有す るNチャンネル型MOSトランジスタを有し、また前記 50 メモリセルは前記浮遊ゲートの電荷の蓄積状態に基づい

てデータを記憶し、同じ行上にある前記メモリセルのコ ントロールゲートは前記行線の一つに共通に接続され、 同じ列上にある前記メモリセルのドレイン領域は列線の 一つに共通に接続され、さらにP型ウェル領域に形成さ れている、メモリセルアレイと、前記P型ウェル領域に 接続され、前記メモリセルの消去を行うために前記浮遊 ゲートから前記P型ウェル領域に電子を放出するための 消去手段であって、当該消去手段によって前記P型ウェ ル領域に消去電圧が加えられると前記メモリセルは消去 され、前記メモリセルの浮遊ゲートから前記P型ウェル 10 圧のものとなる。 領域への電子の放出は電子トンネル効果を用いて行われ る、消去手段と、高ゲート電圧と高ドレイン電圧とを前 記行線と前記列線にそれぞれ加えることにより、電子を 前記メモリセルの浮遊ゲートに注入することによって所 望のデータを前記メモリセルに選択的にプログラムし、 前記メモリセルの浮遊ゲートのへの電子の注入は前記メ モリセルのドレインからソースヘチャンネル電流を流す ことによって行われる、前記メモリセルをプログラムす るためのプログラム手段と、電子を前記浮遊ゲートに注 電圧、前記高ゲート電圧、および前記高ドレイン電圧を 生成し、前記消去電圧は外部から加えられた電源電圧か ら生成される電圧を用いて生成され、前記高ゲート電圧 は外部から加えられた前記電源電圧から生成される電圧 を用いて生成され、前記高ドレイン電圧は外部から加え られた前記電源電圧から生成される電圧を用いて生成さ れる、電圧生成手段と、を備えるものとして構成され

11

[0024]

【作用】本発明においては、メモリセルの浮遊ゲートか 30 ら一旦電子を放出させてそのしきい電圧を負にした後、 第1の書き込み手段により、選択時にオンし、非選択時 にオフするように、メモリセルの浮遊ゲートに電子が注 入され、2進データの一方が記憶される。この後、第2 の書き込み手段により、選択時も非選択時も共にオフす るように、選択的に、メモリセルの浮遊ゲートに電子が 注入され、2進データの他方が記憶される。

[0025]

【実施例】以下、本発明に関連する第1の例について図 面を参照して説明する。 図1は、前述の図30における 選択用MOSトランジスタSTとメモリセル用MOSト ランジスタM1との間に、信号Cで導通制御されるビッ トチェック用MOSトランジスタCTを設けたものであ る。このビットチェック用MOSトランジスタCTの機 能は、このビットチェック用MOSトランジスタCTが 含まれるメモルセルブロック111とは異なるある1つ のメモリセルブロック111中における記憶データの "1" あるいは"0" のうちの多い方のいずれを、浮遊 ゲートから電子が放出された負のしきい電圧を持つMO Sトランジスタに割当てたかを、記憶するものである。

つまり、1つのメモリセルブロック111年に、"1" のデータを記憶するのが負のしきい電圧のものか、正の しきい電圧のものかを変えている。 すなわち、1 つのメ モリセルブロック111中の記憶データの中で "1" の 数が多ければ"1"のデータを負のしきい電圧のものに 割当て、"0"の数が多ければ"0"のデータを負のし きい電圧のものに割当てている。このようにすることに より、メモリセルブロック111中のメモリセル用MO SトランジスタM1~M8は、半数以上が負のしきい電

【0026】以下、これについて図2を参照して詳しく 説明する。この図2に示す例は、メモリセルブロック1 11中に8個のメモリセル用MOSトランジスタが存在 する場合において、"1"、"0"の数と"1"、 "0"に対応するトランジスタのしきい電圧、およびビ ットチェック用トランジスタのしきい電圧を示してい る。例えば、no.3は、"1"のデータが2個、 "0"のデータが6個ある場合である。この場合には、 "0"のデータを負のしきい電圧を持つMOSトランジ 入および前記浮遊ゲートから放出するために、前記消去 20 スタに、"1"のデータを正のしきい電圧を持つMOS トランジスタにそれぞれ割当てる。そして、この割当て を、ビットチェック用MOSトランジスタCTを正のし きい電圧にすることによって記憶する。また、no.6 は"1"のデータが5個、"0"のデータが3個の場合 である。この場合は、"1"のデータを負のしきい電圧 を持つMOSトランジスタに、"О"のデータを正のし きい電圧を持つMOSトランジスタにそれぞれ割当て る。そして、この割当てをピットチェック用MOSトラ ンジスタCTを負のしきい電圧にすることによって記憶 する。また、no. 5に示すように、"1"のデータと "0"のデータの数が同じ時は、"1"のデータを負の しきい電圧を持つMOSトランジスタに、"0"のデー タを正のしきい電圧を持つMOSトランジスタにそれぞ れ割当て、ビットチェック用MOSトランジスタCTを 負のしきい電圧にしておく、

> 【0027】このような構成によれば、メモリセルブロ ック111中の浮遊ゲートから電子の放出された負のし きい電圧を持つMOSトランジスタを常に半数以上にで きる。このため、メモリセルブロック111を流れる電 流を多くでき、且つ負荷トランジスタし1にも電流駆動 能力の大きいものを使用できるので、読み出し速度を大 幅に向上できる。

【0028】なお、図2ではメモリセルブロック111 が8個のメモリセル用MOSトランジスタを有する場合 を例に取って説明した。しかし、トランジスタの数はこ れに限るものではなく、16個あるいは32個など他の 数であってもよいのは言うまでもない。

【0029】図3は、前記図1に示したメモリセルブロ ック111をマトリックス状に配列して形成した半導体 50 記憶装置を示す。図3において、113,114はメモ

リセルアレイである。これらのメモリセルアレイ11 3, 114はそれぞれ複数のアレイ1131, 1132 および1141 ,1142 に分割されている。そして、 これらのメモリセルアレイ113, 114における選択 用トランジスタS1R,S2R,…およびS1L,S2 L,…は、それぞれ、行デコーダ115の出力信号X1 R, X2R, …およびX1L, X2L, …によって選択 的に導通制御される。また、ビットチェック用MOSト ランジスタCT1R, CT2R, …およびCT1L, C T2L、…は、それぞれ、行デコーダ115の出力信号 C1R, C2R, ... およびC1L, C2L, ... によって 選択的に導通制御される。同様に、メモリセル用MOS トランジスタM1R, M2R, …, M8RおよびM1 L, M2L, …, M8Lも、それぞれ、上記行デコーダ 115の出力信号W11R, W12R, …, W18Rお よびW11L, W12L, …, W18Lによって選択的 に導通制御される。116は列デコーダである。この列 デコーダ116の出力信号Y1R, Y2R, …, YnR およびY1L、Y2L、…、YnLにより、セレクトゲ ートCG1R, CG2R, …, CGnRおよびCG1 L, CG2L, …, CGnLが選択的に導通制御され る。上記セレクトゲートCG1R, CG2R, …, CG nRおよびCG1L, CG2L, …, CGnLの一端 は、それぞれ、各アレイ1131,1132,1141 および1142 毎にノードN1に共通接続されている。 これらの共通接続点(ノードNi)と電源Vooとの間に は、それぞれ、負荷MOSトランジスタし1. L1. … が接続されている。上記各負荷MOSトランジスタL 1, L1, …の一端としてのノードN1には、それぞ れ、センスアンプ112, 112, …が接続されてい る。ノードN1(3)に接続されたセンスアンプ112 (3)の出力D1R、およびノードN1(2)に接続さ れたセンスアンプ112(2)の出力D1Lはそれぞれ データ判定回路1171に供給される。このデータ判定 回路1171 は、インバータ118, 119、Pチャネ ル型のMOSトランジスタQ1~Q4およびNチャネル 型のMOSトランジスタQ5~Q8を有する。この判定 回路1171 は、一方のアレイ1131 のメモリセル用 MOSトランジスタMから読み出した記憶データを、他 方のアレイ1141 のピットチェック用MOSトランジ 40 スタCTが正のしきい電圧か負のしきい電圧かに応じ て、反転させるかあるいは反転させることなくそのまま 出力させるか、選択したメモリセル用MOSトランジス タの記憶データを判定し、反転したデータかあるいは反 転しないデータを図示しない出力バッファへ出力する。 同様に判定回路117」は、一方のアレイ114」のメ モリセル用MOSトランジスタMから読み出した記憶デ ータを、他方のアレイ1131のビットチェック用MO SトランジスタCTが正のしきい電圧か負のしきい電圧

14 そのまま出力させるか、選択したメモリセル用MOSト ランジスタの記憶データを判定し、反転したデータかあ るいは反転しないデータを図示しない出力バッファへ出 力する。ノードN1(4)に接続されたセンスアンプ1 12(4)の出力D2R、およびノードN1(1)に接 続されたセンスアンプ112(1)の出力D2Lは、そ れぞれ、データ判定回路1172に供給される。このデ ータ判定回路1172 は、上記データ判定回路1171 と同一構成のものである。この判定回路1172は、一 10 方のアレイ 1 1 3 2 のメモリセル用MOSトランジスタ Mから読み出した記憶データを他方のアレイ1142の ビットチェック用MOSトランジスタCTが負のしきい 電圧か正のしきい電圧かに応じて、反転させるかあるい は反転させることなくそのまま出力させるかについて、 選択したメモリセル用MOSトランジスタMの記憶デー タを判定し、反転したデータかあるいは反転しないデー タを図示しない出力バッファへ出力する。 同様に判定回 路1172 は一方のアレイ1142 のメモリセル用MO SトランジスタMから読み出した記憶データを他方のア レイ1132 のビットチェック用MOSトランジスタC Tが負のしきい電圧か正のしきい電圧かに応じて、反転 させるかあるいは反転させることなくそのまま出力させ るかについて、選択したメモリセル用MOSトランジス タMの記憶データを判定し、反転したデータかあるいは 反転しないデータを図示しない出力バッファへ出力す

【0030】図示の如く、図3の回路では、行デコーダ 115を挟んでその右側と左側に2つのメモリセルアレ イ113,114を配置している。右側のメモリセルア 30 レイ113のデータをチェックするビットチェック用M OSトランジスタCTは対応する左側のメモリセルアレ イ114中に組込まれている。反対に、左側のメモリセ ルアレイ114のデータをチェックするビットチェック 用トランジスタは対応する右側のメモリセルアレイ11 3中に組込まれている。例えば、ビットチェック用MO SトランジスタCT1Rは、メモリセルM1L~M8L のチェックのためのものである。トランジスタCT1L は、メモリセルM1R~M8Rのチェックのためのもの である。このように、図3の構成例では、行デコーダ1 15を挟んで左右対称の構成とし、左側と右側の対称の 位置に存在する一対のメモリセルブロックの一方は他方 に対するビットチェック用MOSトランジスタCTを有 している。但し、これはシンボル的な回路での話であ り、実際のパターンをとりたてて対称にする必要はな 47.

「同様に判定回路117」は、一方のアレイ114」のメ モリセル用MOSトランジスタMから読み出した記憶デ ータを、他方のアレイ113」のビットチェック用MO SトランジスタCTが正のしきい電圧か負のしきい電圧 かに応じて、反転させるかあるいは反転させることなく 50 2,112は、負のしきい電圧を持つMOSトランジス

うな態様に限られるものではなく、要は、あるメモリセルブロックからデータを読み出す時、そのメモリセルブロックに対応するビットチェックデータを有するトランジスタから同時にビットチェックデータを読み出すように構成すれば良い。

16

タから成るメモリセルが選択された場合には、"0"の データを出力し、正のしきい電圧を持つトランジスタか ら成るメモリセルが選択された場合には"1"のデータ を出力する。今、アドレス信号AOが"O"の時は、左 側のセルアレイ114におけるメモリセルからのデータ が読み出され、右側のセルアレイ113におけるビット チェックデータが読み出されるものとする。この場合、 データD1Lは左側のセルアレイから、データD1Rは 右側のセルアレイからそれぞれ読み出されたデータであ る。そして、Z1はこれらのデータD1L, D1Rに基 づいてデータ判定回路1171から出力バッファに対し て出力されるデータである。 図3 に示すデータ判定回路 117」は、この真理値表を満足するように構成されて いる。センスアンプ112によって読み出されたデータ D1Lが "0" で且つD1Rも "0" の時は、メモリセ ルの記憶データおよびビットチェックデータであるD1 Rが "O" であることから、メモリセル用MOSトラン ジスタおよびビットチェック用MOSトランジスタは負 のしきい電圧である。よって、前記図2より、メモリセ ルは"1"のデータを記憶している。ゆえに出力21は 20 "1"とする。一方、センスアンプ112の出力D1L が"1"で且つD1Rが"0"の時は、メモリセル用M OSトランジスタが正のしきい電圧である。また、ビッ トチェック用MOSトランジスタは負のしきい電圧であ るので、メモリセル用MOSトランジスタは"0"を記 憶しており、出力21は"0"とする。また、センスア ンプ112の出力D1Lが"0"で且つD1Rが"1" の時は、メモリセル用MOSトランジスタが負のしきい 電圧で、ビットチェック用MOSトランジスタは正のし きい電圧であることから、メモリセル用MOSトランジ 30 スタは"0"を記憶しており、出力21は"0"とす る。さらに、センスアンプ112の出力D1L, D1R が共に"1"の時は、メモリセル用MOSトランジスタ およびビットチェック用MOSトランジスタは正のしき い電圧であるので、メモリセル用MOSトランジスタは "1"を記憶している。従って、出力21は"1"とす

【0034】次に、図5を用いてメモリセルM1Rから データを読み出す場合を例に取って説明する。この時 は、列デコーダ116の出力信号Y2R, Y2Lは "1"、他の出力信号Y1R, Y1L, YnR, YnL は全て"0"である。よって、セレクトゲートCG2 R, CG2Lはオン状態となる。また、行デコーダ11 5の出力信号X1R, X1Lは"1"レベルに、X2 R, …、X2L, …は"0"レベルにそれぞれ設定す る。これによって、信号X2R. …、X2L, …が供給 されるMOSトランジスタS2R, ···、S2L, ···はオ フ状態となる。一方、信号X1R、X1Lが供給される MOSトランジスタS1R, S1Lはオン状態となる。 選択されるメモリセル用MOSトランジスタM1Rに接 続されるピットチェック用MOSトランジスタCT1R を制御する信号C1Rは"1"レベルである。メモリセ ル用MOSトランジスタM1Rに対応するビットチェッ ク用MOSトランジスタCT1Lを制御する信号C1L は "0" レベルである。信号W11R~W18Rの内、 選択するMOSトランジスタM1Rに対する信号W11 Rのみが"0"レベルで、他の信号W12R~W18R は全て"1"レベルとなる。一方、これらのメモリセル 用MOSトランジスタW11R~W11Rと行デコーダ 115を挟んで対抗する信号W11L~W18Lは、全 て"1"レベルである。よって、右側のメモリセルアレ イ113では、ゲートが"0"レベルであるメモリセル M1Rの記憶データが読み出され、センスアンプ112 (3)はこれを検出して"1"レベルを出力する。これ に対し、左側のメモリセルアレイ114では、ゲートが "0"レベルであるビットチェック用MOSトランジス タCT1Lからデータが読み出される。 このとき、ビッ トチェック用MOSトランジスタは正のしきい電圧であ るので、センスアンプ112(2)はこれを検出して "1"レベルを出力する。よって、センスアンプ112 (2), 112(3)の出力は共に"1"レベルである 40 ので、データ判定回路1171の出力信号21は"1" レベルとなり、メモリセル用MOSトランジスタM1R

【0032】アドレス信号AOが"1"の場合も同様であり、D1Rがメモリセルデータ、D1Lがチェックデータである。このように、各メモリセルブロック毎に"1"あるいは"0"を記憶するのが浮遊ゲートに電子が注入された正のしきい電圧を持つMOSトランジスタであるのかあるいは浮遊ゲートから電子が放出された負のしきい電圧を持つMOSトランジスタであるのかが、ビットチェックデータにより選別されている。

の記憶データは"1"であることがわかる。 【0035】図6は、上述したような各信号X1R, C1R, W11R~W18R、X1L, C1L, W11L~W18Lの真理値表で、この例では上記各信号をアドレス信号A0, A1, A2, A3から生成している。すなわち、この真理値表を満足するように回路を組めば良い。また、信号X1R, X2R, …を出力する真理値表

【0033】なお、上述した説明では、アドレス信号A 0が "0" の時は左側のメモリセルアレイ114中のメモリセルからデータが読み出され、アドレス信号A 0が "1" の時は右側のメモリセルアレイ113中のメモリセルからデータが読み出される。 しかしかがら このよ

"1"の時は右側のメモリセルアレイ113中のメモリ は示していないが、これは従来と同じであり、更にアドセルからデータが読み出される。しかしながら、このよ 50 レス信号A4.A5等のアドレスを追加してメモリセル

容量に応じていずれか1つが選択されるようにすれば良 い。また、上記図6では1つのメモリセルブロックが8 個のメモリセル用MOSトランジスタから成る場合のも のであるが、例えば16個や32個のトランジスタから 成る場合には、これに対応してアドレス信号を追加し、 同様の機能を持たせるようにすれば良い。

【0036】上記第1の例によれば、1つのメモリセル ブロックを構成するメモリセル用MOSトランジスタの 半数以上を負のしきい電圧にできるので、従来に比べて メモリセルブロックを流れる電流を多く設定でき、且つ 10 負荷MOSトランジスタL1にも電流駆動能力の大きい ものが使用できるのでより高速な読み出しが可能とな

【0037】次に、同じく本発明に関連する第2の例を 図7によって説明する。この例は、1つの列線を2つの メモリセルブロックに共通に接続したものである。即 ち、列線D1をノードN1において選択トランジスタT 1(1), T2(1); T1(2), T2(2)を介し てメモリセルブロックMB(1), MB(2)に接続し ている。また、列線D2をノードN2において選択トラ ンジスタT1(3), T2(3); T1(4), T2 (4)を介してメモリセルブロックMB(3), MB (4) に接続している。さらに、各メモリセルブロック MBの他端側はトランジスタ10を介して基準電位に接 続している。信号S1が論理"1"になると新たに例え ばトランジスタT1(1)がオンし、左側のメモリセル 東MB(1), MB(2)が選択される。トランジスタ T2(1), T1(2), T2(3), T1(4) は、 デプレッション型であり、信号S1あるいは信号S2が 論理"0"であってもオンのままである。これらのデブ 30 レッション型のトランジスタの代わりに単に拡散層等の 配線を用いても良い。

【0038】この第2の例においても従来と同様に、メ モリセルにデータをプログラムするときは、図7(b) からわかるように、まずメモリセルの制御ゲートに接続 されている全ての行線WL1~WLnをOVにし、基板 を高電圧して全てのメモリセルの浮遊ゲートから基板に 電子を放出する。メモリセルへのデータのプログラムの 時は、従来と同様に、信号 φ を O V にしてトランジスタ 10をオフさせ、メモリセル束を基準電位から切り離 す。この後、選択トランジスタT1、T2に供給される 信号S1、S2を共に高電位V1に設定する(t1)。 さらに、選択されるメモリセルブロックに対応する全て の行線WL1~WLnを電位V2に設定する。そして列 線D1,D2に電位V3を供給し、メモリセルブロック を電位 V3から充電する。この後、信号 S2を0 Vとし て、書き込みを行わないほうの選択トランジスタT2を オフする(t2)。 つまり、 図7(a) において右側の メモリセルブロックMB(2), MB(4)へのプログ ラムを行わないときは、信号S2をOVとして右側の選 50 ゲート絶縁膜の膜圧がメモリセル毎に均一ではなくばら

トランジスタ10もオフしていることから、右側のメモ リセルブロックMB(2), MB(4)には、電位V3 から充電された電位がそのまま保たれる。こののち、列 線D1, D2の電位を、OVにするかあるいは電位V3 にするかによって、従来のように、左側のメモリセルブ ロックMB(1), MB(3) にプログラムが行われ る。右側のメモリセルブロックMB(2)、MB(4) は、電位V3から充電されているので、行線WLが高電 位V1に設定されていたとしても、浮遊ゲートと基板 (チャネル) との間の電位差がトンネルを起こすのに十 分な値とならず、浮遊ゲートに電子が注入されることは ない。時刻t2において、行線WLnが高電位V1に、 非選択の行線WLはV1よりも低いV2の電位に、列線 D1はOVに、列線D2は電位V3にそれぞれ設定され ている。このため、メモリセルMn(1)のみの浮遊ゲ ートと基板 (チャネル) との間の電位差が、トンネルを 起こすのに十分な値となり、基板から浮遊ゲートに電子 が注入される。同様に、時刻t3には、メモリセルM2 (1)に、時刻t4にはメモリセルM1(1)の浮遊ゲ ートに電子が注入される。

【0039】以上説明したようにこの実施例によれば、 この第2の例に特有のプログラム手順を追加したので、 つまり、隣り合った2つのメモリセルブロックを1つの 列線に共通に接続し、非選択なメモリセルブロックを浮 遊ゲートと基板との間に電子のトンネルが起こらないよ うに電位V3から充電し、その後、非選択なメモリセル ブロックの選択トランジスタをオフして非選択なメモリ セルブロックにその充電電位を保つような、プログラム の手順を追加したため、隣り合ったメモリセルブロック で一つの列線を共用することができるようになった。こ のため、列線の数を従来の半分にし、隣り合ったメモリ セルブロック同士のメモリセルブロックと列線の接続部 がメモリセルアレイの占有面積を決めないようにするこ とができる。

【0040】なお、列線の電位は上記のように0Vでな くともよい。電位V3から充電された電位が、寄生フィ ールドトランジスタを介して、隣の0 Vの列線へ放電し ないようにするためには、1V、2V程度の電位に保っ 40 ておくのが望ましい。

【0041】次に、本発明に関連する例について説明す る。この例は、浮遊ゲートへの電子の注入量のばらつき を抑えるようにしたものである。

【0042】この例の概要について説明する。

【0043】この例は、メモリセルの制御ゲートに供給 する高電圧を、メモリセルのしきい電圧をチェックする ためのデータ読み出し毎に、前の電圧値よりも高くする ことにより、上記目的を達成したものである。すなわ ち、上記のように、製造工程等のばらつきに起因して、

2.0

つく、このばらつきにより、浮遊ゲートへの電子の注入 量が異なってくる。 各メモリセルのしきい電圧を等しく しようとすると、ゲート絶縁膜のばらつきに応じて行線 (すなわちメモリセルの制御ゲート) に加える電圧値を 変えねばならない。従来は、全てのメモリセルに対し て、同一の電圧を制御ゲートに加え、電子を注入してい たため、メモリセルのしきい電圧にばらつきが生じたの である。これに対し、この例においては、メモリセルの 浮遊ゲートに電子を注入する場合、行線を高電圧にする と共に、電子を注入したいメモリセルが接続されている 10 列線をOVにする。一方、電子を注入しないメモリセル が接続されている列線は、浮遊ゲートとチャネルとの間 の電界をトンネルを起こさない程度に小さくするため、 所定の電圧V3に設定される。このように、行線を高電 圧に、各列線をOVあるいはV3に設定し、所定の期間 だけ選択的にメモリセルの浮遊ゲートに電子を注入す る。この後、チェックのための読み出しを行う。メモリ セルのしきい電圧が所定の値になっているときには、こ のメモリセルが接続されている列線を、このメモリセル にもうこれ以上電子を注入しないようにするため次に他 20 のメモリセルの浮遊ゲートに電子を注入するときに電圧 V3にする。チェックのための読み出しも、通常の読み 出しと同様に、選択された行線をOVにして、メモリセ ルがオフするかどうか見れば良い。チェックのための読 み出しが終了した後は、行線に前回よりも更に高い電圧 の高電圧を与える。この高電圧は前回より、例えば0. 5Vか1V程度高い値でよい。そして、電子の注入が不 十分なメモリセルが接続されている列線をOVに設定し て電子の注入を行わせる。さらに、電子を注入したくな いメモリセルが接続されている列線と既に電子が十分注 30 入されたメモリセルが接続されている列線とをそれぞれ V3の電位に設定し、浮遊ゲートへの電子の注入が行わ れないようにする。この後のチェック読み出しの後、行 線を更に高い電圧に設定する。この後、上記と同様に、 電子の注入が不十分なメモリセルが接続されている列線 をOVにして電子の注入を行わせると共に、電子を注入 したくないメモリセルが接続されている列線と電子の注 入が十分行われているメモリセルが接続されている列線 をV3の電位に設定して浮遊ゲートへの電子の注入が行 われないようにする。このような動作を順次繰り返し行 40 い、その都度行線の電位を高めていく。つまり、チェッ ク読み出しにより電子の注入が完了したものにおいては 列線の電位を上昇させてこれ以上電子の注入が行われな いようにし、電子の注入が足りないもの (このようなも のはゲート絶縁膜が厚く作られている可能性がある)に は更に行線の電位を上昇させて電子の注入を行う。この ように行線の電位を順次上昇させて浮遊ゲートへの電子 の注入を行っているため、各メモリセルに対してほぼ最 適の電位で電子の注入を行うことができる。

の回路を図8を参照して説明する。図8(a)はその行 線の電位を発生するための電位発生回路PGで、同図 (b) は一例としての行デコーダRDである。行デコー ダRDは、電位発生回路PGの出力VP′を受け、この VP′を選択された行線に出力するものである。図8 (a)の回路PGは、抵抗分割により、所定の電位を、 段階的に低い電位から高い電位まで順に作り、信号1~ 5を順次論理"1"とすることにより、各プログラム毎 に、順次電位VP'を高くして出力するものである。こ の信号1~5は、論理"1"の時その電位はVPとな り、論理"0"の時は接地電位すなわち0Vになる。 【0045】即ち、図8(a)の電位発生回路PGは、 高圧側基準電位VPと接地電位との間に直列に抵抗R, R, …及びトランジスタT10が接続されている。2つ の抵抗R、Rの接続点であるノードN1~N5にトラン ジスタT1~T5のゲートが接続されている。これらの トランジスタT1~T5の一端は高圧側基準電位V。に 接続され、他端はそれぞれトランジスタT11~T55 を介して、電位VP′を出力する出力端OUT1につな がっている。また、出力端OUT1には、デプレッショ ン型トランジスタT6を介して、電源電位VCが接続さ れている。

【0046】また、図8(b)における行デコーダRD は、接地電位と電源電位VCとの間に、トランジスタT 21~T24が直列に接続されている。トランジスタT 21~T23のゲートにはアドレスAが加えられる。ト ランジスタT24のゲートは接地されている。トランジ スタT24, T23間のノードN10は、ゲートがVC に設続されたトランジスタT25を介して、ノードN1 1つまりトランジスタT27、T28のゲートに接続さ れている。これらのトランジスタT27、T28は図8 (a)の回路PGから出力される電位VP、と接地電位 との間に直列に接続されている。これらのトランジスタ T27. T28の接続点(ノードN12)が出力端OU T2となっており、行線につながっている。また、電位 VP、とノードN11との間にトランジスタT26が接 続されている。このトランジスタT26のゲートにはノ ードN12が接続されている。なお、ここで、トランジ スタT24, T26, T27はPチャネル型である。

【0047】浮遊ゲートに電子を注入するときは信号P を論理 "1" に、信号/Pを論理 "0" にする。この 後、信号1~5が順次論理"1"になり各プログラム毎 に順次電位VP′を出力する。

【0048】チェックのためのデータ読み出し時と通常 の読み出し時は、信号Pは論理 "O" に、信号/Pは論 理 "1" になり、VP′にはVCが出力される。 図9及 び図10はこの信号1~5を作るための回路で、図11 は図9、図10の各ノードの信号波形である。図9の回 路は、それぞれ3つのノア回路を有するブロックB1.

【0044】上記の例による行線の電位を発生するため 50 B2,…が多段に直列接続されたものである。即ち、ブ

2 2 ...

ロックB1においては、一対のノア回路NOR11, N OR1 2はお互いに一方のノア回路の出力端が他方のノ ア回路の一方の入力端に接続されフリップフロップ回路 が構成されている。ノア回路NOR11の他方の入力端 には信号Pが加えられている。ノア回路NOR12の他 方の入力端には信号CLが加えられている。ノア回路N OR11の出力はノア回路NOR1の一方の入力端に加 えられ、ノア回路NOR1の他方の入力端には信号S2 が加えられる。このようにブロックB1が構成されてい る。他のブロックB2, B3, …もほぼ同様に構成され 10 る。ただし、ノア回路NOR1, NOR2, …のうち、 奇数番目のものには信号S2が入力され、偶数番目のも のには信号S1が入力されている。そして、これらのブ ロック B 1, B 2, …の直列接続に当っては、図 9中、 各ブロックにおける上段のノア回路NOR1, NOR 2, …の出力を、それぞれ、次段のブロックにおける中 段のノア回路NOR21, NOR31, …の入力端に加 えるようにしている。そして、奇数段のブロックB1, B3, …における下段及び中段のノア回路NOR12, NOR32, …; NOR11, NOR31, …からそれ 20 ぞれ信号1, /1; 2. /2; …を得るようにしてい

【0049】図10の回路は、信号n'から信号nを作 る回路を示している。この回路においては、入力端 (ノ ードNO) がPチャネル型トランジスタT1, Nチャネ ル型トランジスタT2のゲートに接続されている。これ らのトランジスタT1、T2の直列回路とNチャネル型 トランジスタT8とが、電源電位VCと接地電位との間 に接続されている。トランジスタT8のゲートには信号 Pが供給される。2つのトランジスタT1, T2間のノ 30 ードN1は、Nチャネル型トランジスタT4を介して、 ノードN2つまりPチャネル型トランジスタT6,Nチ ャネル型トランジスタT7のゲートに接続されている。 トランジスタT4のゲートには電源電位VCが供給され ている。トランジスタT6、T7は、高圧電源電位VP と接地電位との間に直列接続されている。トランジスタ T6, T7の中間ノードN3が出力端となっており、信 号nが出力される。電源電位VCとノードN1との間に Pチャネル型トランジスタT3が接続され、そのゲート には信号Pが与えられている。さらに高圧側電源VPと ノードN2との間にPチャネル型トランジスタT5が接 続され、そのゲートはノードN3に接続されている。

【0050】図11からわかるように、浮遊ゲートへの電子の注入を始めるときは、信号CLが論理"1"となり(t1)、図9の回路中のフリップフロップを初期化する。この後、信号Pが論理"1"となり(t2)、これを受けて信号S1が論理"0"にされる(t2)。信号1、は信号Pにより論理"1"にされ、図10に示す回路により、VPが論理"1"の信号1として出力される。前述のように、信号2~5を出力する回路も同様の50

構成であり、入力信号2′,3′,4′,5′を2.3,4,5として出力する。所定の時間が過ぎると信号Pは論理"0"となり(t3)、浮遊ゲートへの電子の注入は停止する。信号Pが論理"0"になるのを受けて、信号S2は論理"0"になる。信号Pが論理"0"になっている間(t3)に、浮遊ゲートへの電子の注入状態をチェックするための読み出しが行われる(t3)。前述のごとく、電子の注入が十分行われているメモリセルが接続されている列線をV3の電位に設定し、浮遊ゲートへの電子の注入が行われないようにする。なお、この例では、信号1~4が論理"1"になったときの電子の注入をそれぞれ1度しか行わないようにしているが、これは2度あるいは3度と繰り返して行うようにしても良い。

【0051】読み出しが終り、浮遊ゲートへの電子の注 入が十分なメモリセルが接続されている列線がV3の電 位に設定されると、再び、信号Pが論理"1"となる (t4)。これを受けて、信号S1が、論理"0"にな り、信号2′が論理"1"にされる。これにともない、 信号2も論理"1"にされ、VP′は前回よりも高い値 に設定される。所定の時間が過ぎた後、信号Pは論理 "O" にされ(も 5)、これを受けて信号S 2は論理 "0"になる。この後、再び、電子の注入が十分行われ ているメモリセルが接続されている列線をV3の電位に 設定し、浮遊ゲートへの電子の注入が行われないように する。この電子の注入と、電子の注入状態のチェックを 繰り返し行う。そして、信号5が論理"1"になるV P´の電位が最も高い状態になると(t6)、全てのメ モリセルの浮遊ゲートに電子が十分注入されてメモリセ ルのしきい電圧が所定の値になるまで信号5'が論理 "1"の状態で、電子の注入と電子の注入状態のチェッ クとが繰り返し行われる。この図11の例では、信号5 が2度論理"1"となりVP」が最も電位の高い状態で の電子の注入が2度行われる例を示している。

【0052】電子を注入すべき全てのメモリセルのしき い電圧が所定の値になると、電子の注入と電子の注入量 のチェックのための読み出しは止められ、信号CLが論 理"1"となり(t7)、図9の回路のフリップフロッ プは初期状態に戻される。

0 【0053】このように、本実施例によれば、電子を注入するための電圧の値を順次高くしていき、その都度電子の注入量をチェックし、所定のしきい電圧になったものから順番に電子の注入を止めるようにしているので、製造工程のばらつき等によるゲート絶縁膜厚のばらつき等を吸収できる。これにより、各メモリセルを最適のしきい電圧に設定できる。このため、電子の注入が終了した後のメモリセルのしきい電圧のばらつきを従来よりも小さくすることができる。よって従来よりもより読み出し速度を速くした不揮発性半導体メモリを提供できる。 【0054】図12は、本発明による電圧VP、を発生

するための他の実施例を示す。この実施例は、信号1~ 5がゲートに入力されているNチャネル型トランジスタ T1~T5と、リーク回路LCとの電流の比により、V P′の電位を決定するものである。この回路では、高圧 電源電位VPと共通ノードNとの間にトランジスタT1 ~T5を接続し、且つ、電源電位VCと共通ノードNと の間にNチャネルデプレッション型トランジスタTOを 接続している。トランジスタT1~T5, T0のゲート には、それぞれ信号1~5, /Pが供給されている。共 通ノードNと接地電位との間にリーク回路LCが接続さ 10 れている。そして、この共通ノードNから電位VP、が 取り出される。

【0055】この回路において、信号1~5が順次論理 "1"になる。 このため、 信号1が論理 "1" の時に最 も電位VP′が低く、信号1~5の全てが論理"1"に なったときに最も電位が高くなる。この信号1~5は、 前述の図9、図10で示した回路から供給される。

【0056】以上の実施例では、メモリセルの浮遊ゲー トに電子を注入するための電圧を5種類設定し、順次高 くしていくようにしている。しかし、5種類である必要 はなく、製造プロセスに合わせ最適の数に設定すれば良 い。本発明の本質は、電子を注入するときの電圧を順次 高くしていき、このことによって、各メモリセルに最適 の電圧で電子を注入するところにあるのであり、上記実 施例の回路に限定されるものではない。

【0057】次に、本発明の実施例について説明する。 【0058】この実施例は、読み出し速度の速いフラッ シュEEPROMに関するものである。

【0059】図面を参照して本実施例を説明する前に本 発明を概略的に説明する。

【0060】この発明は、メモリセルの制御ゲートとド レインとに高電圧を印加してチャネル電流を流し、これ によりホットな電子を発生させて2進データのうちの一 方のデータを書き込んでいるため、従来のように浮遊ゲ ートからトンネル効果で電子を抜き2進データのうちの 一方のデータを書き込むものに比べて、メモリセルのし きい電圧のばらつきの幅を小さくして、読み出し速度の より速いフラッシュEEPROMを実現したものであ

【0061】この発明では、メモリセルアレイのレイア ウト及び回路構成を、メモリセルのしきい電圧が負の時 でもメモリセルにデータを書き込めるようにしたものを 採用している。

【0062】即ち、この発明では、まずメモリセルの制 御ゲートを0 Vに設定し、メモリセルのドレインあるい はメモリセルの形成されている半導体基板に高電圧を印 加する。このようにして、浮遊ゲートからドレインある いはチャネル領域に、トンネル効果を利用して電子を放 出する。このときは、メモリセルのしきい電圧が負にな

なるように電子を放出する。その後、メモリセルの行線 及び所定の数のメモリセルのドレインに高電圧を印加し て、メモリセルにチャネル電流を流し、チャネルから浮 遊ゲートに電子を注入して、2進データの一方をメモリ セルに書き込む。この後、データを書き込んだメモリセ ルの行線を所定の電圧値に設定し、同時に、書き込んだ 複数個のメモリセルから同時にデータを読み出す。この データの書き込みとデータの読み出しを繰り返し行い、 所定のしきい電圧にメモリセルが到達したときに書き込 みをやめる。一般に、ドレインと制御ゲートに高電圧を 印加してチャネル電流を流し、チャネルから浮遊ゲート に電子を注入するときは、注入後のメモリセルのしきい 電圧は、制御ゲートに印加された電圧の値に比例する。 すなわち、制御ゲートに印加された電圧の値が高けれ ば、電子が浮遊ゲートにたくさん注入されることになっ て、注入後のしきい電圧は高くなる。一方、制御ゲート に印加された電圧がこの値よりも低ければ、電子の浮遊 ゲートへの注入量も少なくなり、注入後のしきい電圧も 低い値となる。本発明においては、メモリセルの制御ゲ ートに印加する電圧をある程度低い値にして、メモリセ ルの浮遊ゲートに電子を注入している。このため、メモ リセルのしきい電圧のばらつきを小さくできると共に、 メモリセルのしきい電圧を正の小さな値に制御できる。 しかも、注入後の読み出しも、少ない数のメモリセルに 対して行い、これらのメモリセルで書き込みと読み出し を繰り返しているため、メモリセル間のしきい電圧のば らつきをさらに小さくできる。全てのメモリセルの浮游 ゲートに電子の注入が終了し、全てのメモリセルに前述 の2進データの一方のデータの書き込みが完了すると、 今度は、制御ゲートにさらに高い高電圧を印加し選択的 にドレインに高電圧を印加して浮遊ゲートに電子を注入 し2進データの他方のデータを選択的に書き込む。この ようにして、全てのメモリセルに書き込むべき2進デー 夕に対応してデータを書き込む。一度目の浮遊ゲートへ の電子の注入後のメモリセルのしきい電圧の値は、制御 ゲートがOVの非選択の時にはメモリセルはオフし、制 御ゲートに例えば5V程度が与えられる選択状態の時は オンするような値に設定される。2度目の電子の注入の 時の制御ゲートの電位は一度目よりも高くされ、電子の 注入後のメモリセルのしきい電圧は選択されたときにオ ンしない程度まで高くあげられる。このようにメモリセ ルが選択されたときにオンするかしないかで2進データ の一方と他方が記憶される。

【0063】上記本発明の一実施例を図13を参照して 説明する. 図13は本実施例のフラッシュEEPROM のメモリセルアレイの一例である。 図13 (a) は平面 図、(b)はA-A′線断面図、(c)はB-B′線断 面図、(d)はC-C、線断面図、(e)はそのシンボ ル図である。図33と同じ箇所には同じ番号を付して説 っても良いため、全てのメモリセルのしきい電圧が負に 50 明する。1は行線、メモリセルの制御ゲートを形成して

いる。2は浮遊ゲート、3はチャネル領域、4はゲート 絶縁膜である。5は、例えばアルミニュームで作られた 列線である。隣り合ったメモリセルで共用されるドレイ ン6が列線5と接続されている。8は、例えばアルミニ ュームで作られた基準電位 (例えば接地電位) を供給す るための配線で、隣り合ったメモリセルで共用されるメ モリセルのソース7に、トランジスタ10を介して、接 続位置9で接続されている。SbはP型の半導体基板で ある。

【0064】このような構成の本発明の一実施例にあっ ては、メモリセルのソースは、トランジスタ10を介し て、基準電位と接続されているためメモリセルのしきい 電圧が負になったとしても、列線の電位は下がることは ない。電子が放出されてしきい電圧が負になったメモリ セルに電子を注入するときは、メモリセルのソース7を 挟んだ隣り合った2つのメモリセルに同時に行われる。 そして、この同時に電子の注入されるメモリセルのブロ ック毎に配線8が設けられ、この配線8及びこの配線8 に接続される同時に電子が注入されるメモリセルを有す るブロックは、他のブロックとは、ソース領域7は分離 20 されている。行線がOVの非選択なブロックは、トラン ジスタ10がオフしているため、たとえメモリセルのし きい電圧が負でオンしていたとしても、列線と基準電位 に設定されている非選択なブロックに対応する配線8と の間に電流経路は生じない。このため、行線が高電圧に されている選択されたメモリセルに、同様にオンにされ ているトランジスタ10を介して、電流が流れ、メモリ セルの浮遊ゲートに電子が注入される。すなわち、本発 明においては、複数個のソース7を挟んで隣り合って配 置されるメモリセルに同時に電子を注入するため、これ 30 らの同時に電子を注入するものに対応するトランジスタ 10のみをオンさせることができ、選択されたメモリセ ルのみを基準電位に接続できるのである。以上に説明し たように、ソースを挟んだメモリセルに同時に電子を注 入することもできるが、トランジスタ10に対応した同 一行に接続されるメモリセルのブロックに電子を注入す ることも可能である。

【0065】図14に従って本発明の一実施例について さらに詳しく説明する。図14は、図13に示したのと 同等のメモリブロックMBを用いて構成したメモリ装置 を示している。このメモリブロックMBは、一点鎖線で 囲まれたPウェル上に構成されたものである。このPウ ェルには端子VEから電圧が供給される。このメモリブ ロックMBにおける行線WL1, WL2, …, WLnは 行デコーダRDに接続されている。このメモリブロック MB中のメモリセルは複数のブロックB1、B2、…に 分割されている。各ブロックB1, B2, …には基準電 位を与えるためのトランジスタ列100A、100A、 …を有する。これらのトランジスタ列100A, 100

ンジスタ列100Aは複数のトランジスタ100,10 0, …を有する。各ブロックB1, B2, …における列 線5,5,…は、トランジスタ200,201,…を介 して、ノードN1に共通接続される。これらのトランジ スタ200, 201, …のゲートには列デコーダCD1 の出力が接続される。さらに、上記ノードN1, N1, …は、トランジスタ300,301,…を介して、ノー ドN2に共通に接続される。このノードN2は、負荷回 路/センスアンプLCSA及びデータ入力回路DINに 10 接続されている。このデータ入力回路DINには入力端 INからデータDiaが加えられる。

【0066】図14の装置において、メモリセルの浮遊 ゲートから電子を抜くときは、行線WL1~WLnをO Vにし、VEに高電圧を与えPウェルを高電圧にする。 これに伴って、メモリセルの浮遊ゲートに蓄えられてい た電子は、浮遊ゲートからウェルに向けて、放出され る. 結果的に、全てのメモリセルのしきい電圧は負の値 になる。次に、これらしきい電圧が負のメモリセルの浮 遊ゲートに電子を注入する。この電子の注入は、制御ゲ ートに供給する電圧の値を調整して、メモリセルが非選 択の時オフし且つ選択されたときオンするように、浮遊 ゲートに電子が注入される。基準電位VSは、トランジ スタ100を介してメモリセルに供給され、トランジス タ100を介して供給される基準電位が共用される。例 えば行線WL1, WL2に接続されるメモリセルに同時 に行われる。このとき、列デコーダCD1によって制御 されるトランジスタ200, 201, ..., 200mは同 時にオンにされる。列デコーダCD2の出力によって制 御されるトランジスタ300,301,302,…は、 それらのうちの選択された1つのトランジスタのみがオ ンにされ、残りの非選択なトランジスタはオフにされ る。このようにして、メモリセルの浮遊ゲートに電子を 注入するために、対象とするメモリセルのドレインに、 データ入力回路DINからの高電圧が、トランジスタ1 00に対応したブロックB1, B2, …のうちの選択さ れた1つに供給される。今、ブロックB1が選ばれ、行 線WL1、WL2が選択され高電圧にされたとする。こ. のとき、行線WL1、WL2に接続されるトランジスタ 100(1), 100(2)がオンし、オンしたトラン ジスタ100(1), 100(2)を介して、基準電位 VSが行線WL1, WL2に接続されたメモリセルのソ ースに供給される。データ入力回路DINから出力され た高電圧によって電流が、データ入力回路D I Nからト ランジスタ300、トランジスタ200,201,…, 200m、メモリセル、オンしたトランジスタ100 (1).100(2)を通して基準電位VSに流れ、浮 遊ゲートに電子が注入される。行線WL1,WL2は、 適当な高電圧に設定されていることから、浮遊ゲートに 電子が注入されすぎることは無く、浮遊ゲートと制御ゲ A,…は共通に基準電位VSに接続されている。各トラ 50 ートの容量結合、浮遊ゲートとドレインとの容量結合、

浮遊ゲートとチャネルとの容量結合、浮遊ゲートとソー スとの容量結合、並びに制御ゲート及びドレインの電位 で決まる値までしか、浮遊ゲートに電子は注入されな い。このため、電子の注入が飽和するまで長時間この状 態を続けても良いが、このときの電子の注入時間を短く するために電子を注入する時間を短く設定し、その都度 電子の注入量をチェックするようにし、注入量が適正と なったところで電子の注入をやめれば、注入が短い時間 で済むという利点がある。このチェックは、電子の注入 を行った2つの行線の電位を、正規の読み出しを行う電 10 位よりも低い所定の値に設定し、メモリセルからのデー タの読み出しを行ない電子の注入を行ったメモリセルが オフしたところで止めるようにすれば良い。このチェッ クは電子の注入を行なった複数のメモリセルについて、 同時に行なうようにしてもよいし、各メモリセル毎に行 なうようにしてもよい。

【0067】非選択な行線、例えばWLn,WLn-1は0Vに設定されている。このため、この2つの行線に接続されているトランジスタ100(n),100(n-1)はオフしており、行線WLn,WLn-1に接続20されているメモリセルのソースは、基準電位VSとは切り離されている。従って、非選択な行線に接続されているメモリセルを介しての電流流出はなく、選択されたメモリセルのドレイン電位の低下はない。このため、効率よく電子の浮遊ゲートへの注入が行える。

【0068】またこの図14の実施例では、各メモリブロックB1,B2,…において、一本の行線には1つのトランジスタ100しか設けられていないが、これは1つである必要はなく、メモリセルのソース側の抵抗を考慮して、最適な個数にするのが望ましい。同様に、各メモリブロックにおいて、一本の行線に接続するメモリセルの数も、電子の注入が最も効率よく行える数に設定すべきである。ただし、この場合は、各メモリブロックにおいて、一本の行線に接続するメモリセルの数が少なくすると電子注入の効率は向上するものの、その反面チップサイズが大きくなってコストが上昇してしまうので、コストの面からも考慮して最適な個数にするべきである。

【0069】また、前述のごとく、2つの行線に関するメモリセルに同時に電子を注入する必要はなく、1つの 40 行線のみを高電圧に設定し、1つの行線に関するメモリセルに電子の注入を行っても良い。例えば、行線WL1 が選択されて高電圧にされ、その他の非選択の行線WL2,…WLnが0Vであるとすると、前述の説明のように行線WL2以外の非選択な行線を通しての電流の流出はない。しかしながら、行線WL1が高電圧にされていることから、行線WL1に接続されているトランジスタ100はオンしている。このため、行線WL1に接続されているメモリセルのソースには基準電位VSが供給され、これによって行線WL2のメモリセルのソースにも 50

基準電位VSが供給されている。Pウェルに高電圧VEを供給して浮遊ゲートから電子を放出させた後は、メモリセルのしきい電圧は負になっている。このことから、行線WL2に接続されているメモリセルを通して、基準電位VSに電流が流れる。しかしながら、行線WL2を高電圧にして2つの行線を同時に高電圧にし、電子を注入するときに、行線WL2に接続されているメモリセルに流れる電流よりも、この場合は、行線WL2が0Vであるため、行線WL2に接続されているメモリセルを通して基準電位VSに流れる電流ははるかに少ない。よって、1つの行線のみを高電圧にしてメモリセルの浮遊ゲートに電子を注入するようにしても、メモリセルのドレイン電圧の降下の心配はない。

【0070】このようにして、全てのメモリセルのしき い電圧を、非選択の時にオフし且つ選択されたときにオ ンするような値に設定し、2進データの一方を書き込ん だ後、今度は選択的にメモリセルの1つ1つに2進デー タの他方を書き込んで、全てのメモリセルに、それぞれ 対応する2進データを記憶させる。このときは、一般に よく知られている従来のNOR型のEEPROMあるい は紫外線消去型の通常のEPROMと同様にしてデータ を書き込む。すなわち、一本の選択された行線を更に高 電圧にし、列デコーダCD1によりトランジスタ20 0,201,…,200m、の1つをオンとし、列デコ ーダCD2によりトランジスタ300,301,30 2、…のうちの1つをオンにして、一本の列線を選択す る。そして選択された行線と選択された列線との交点に 配置されているメモリセルの制御ゲートとドレインとに 高電圧を印加し、メモリセルの浮遊ゲートに更に電子を 注入して、選択されたときにオフするまでしきい電圧を 上昇させる。このようにして2進データの他方を選択的 に各メモリセルに書き込む。なお、この実施例では、メ モリセルをPウエル上に作り、Pウエルを高電圧にして 浮遊ゲートから電子を放出してメモリセルのしきい電圧 を負の値になるようにしたが、ウエル領域を使用せず、 従来のようにメモリセルの制御ゲート(すなわち行線) をOVにし、メモリセルのドレイン (すなわち列線) に 高電圧を供給して浮遊ゲートからドレインに電子を放出 するようにしても良い。あるいは、メモリセルのドレイ ン、ソース及びこのメモリセルが作られている半導体基 板をOVにして、メモリセルの制御ゲートである行線に 行デコーダから負の電圧を供給して、浮遊ゲートからメ モリセルのドレイン、ソース及び基板へ電子を放出して もよく種々の応用が可能である。

に行線WL2以外の非選択な行線を通しての電流の流出はない。しかしながら、行線WL1が高電圧にされていることから、行線WL1に接続されているトランジスタ 100はオンしている。このため、行線WL1に接続されているトランジスタ 100はオンしている。このため、行線WL1に接続されているメモリセルのソースには基準電位VSが供給されているメモリセルのソースには基準電位VSが供給され、これによって行線WL2のメモリセルのソースにも 50 電子を浮遊ゲートに注入したり放出したりする場合、ゲ

ート絶縁膜にはトンネル効果が生じる程度の電界を印加する必要があるが、ゲート絶縁膜に急激に強い電界を印加すると、ゲート絶縁膜の劣化を早めることが知られている。このため、浮遊ゲートに電子を注入する場合においては、制御ゲートへの印加電圧は徐々に上昇させていく必要がある。また、浮遊ゲートから電子を放出させる場合においても、ウェルに印加する電圧VEは徐々に上昇させる必要がある。図15(a),(b)は、上記のような電圧VEを発生させるのに用いて最適な回路例である。

【0072】先ず、図15(a)において、信号Eが加 えられる入力端INにはトランジスタT1~T6を有す るレベルシフト回路500が接続されている。この回路 500は図10に示した回路図から、トランジスタT3 及びT8を取り除いたものと、同等の回路構成を有する この回路500は、電源VC (例えば5V) レベルの信 号を高電圧VPレベルの信号にレベルシフトするための 回路である。この回路500の出力側のノードN1に は、Nチャネル型トランジスタ402. Pチャネル型ト ランジスタ403;Pチャネル型トランジスタ410, Nチャネル型トランジスタ411のゲートが接続されて いる。トランジスタ403,402は、高電圧VPと接 地電位との間に直列に接続されている。トランジスタ4 03と402との接続点のノードN2と、高電圧VPと の間に、Nチャネルテプレッション型トランジスタ40 1, Pチャネル型トランジスタ400が直列に接続され ている。トランジスタ401のゲートはノードN2に接 続されている。トランジスタ400のゲートは、トラン ジスタ401,400の接続点のノードN3に接続され ている。このノードN3はPチャネル型トランジスタ4 05のゲートに接続されている。このトランジスタ40 5とNチャネル型トランジスタ406とが、高電圧VP と接地電位との間に直列に接続されている。一方、前記 トランジスタ410,411は、高電圧VPと接地電位 との間に直列に接続される。トランジスタ410と41 1との接続点であるノードN5と、接地電位との間に、 Nチャネルプレッション型トランジスタ407、Nチャ ネルトランジスタ408、Nチャネルトランジスタ40 9が直列に接続されている。トランジスタ407,40 8のゲートはそれらのトランジスタの接続点であるノー ドN6が接続されている。このノードN6は、前記トラ ンジスタ406のゲートに接続されている。さらに、ト ランジスタ409のゲートには、電源VCと接地電位と の間に接続されたインバータ I 2の出力端が接続されて いる。インバータ I 2の入力には、電源VCと接地電位 との間に接続されたインバータ I 1の出力端が接続さ れ、インバータI1の入力はノードN4に接続される。 このノードN4は、トランジスタ405と406との接 続点であり、電圧VEが出力される。浮遊ゲートから電 子を放出するときは入力端 I Nに供給される信号Eを論

理"1"にする。信号Eは、回路500によって高電圧 VPレベルの信号にレベルシフトされる。つまり、ノー ドN1は信号Eが論理 "1" になると、レベルシフトさ れた論理"1"となり、電圧VPとして出力される。よ って、トランジスタ402はオンし、トランジスタ40 3はオフする。すなわち、トランジスタ400,40 1,402を通して、電圧VPから接地電位へ電流が流 れる。この電流値は、デプレッション型Nチャネル型ト ランジスタ401によって決まり、ゲートとドレインが 10 接続されたPチャネル型トランジスタ400のドレイン に、ゲートが接続されたトランジスタ405に流れる電 流は、トランジスタ400に流れる電流によって決めら れる。トランジスタ400とトランジスタ405はカレ ントミラー回路を構成しており、トランジスタ405に 流れる電流は、トランジスタ405とトランジスタ40 0のトランジスタサイズの比に応じて決定される。 すな わち、トランジスタ405によって充電されるVEの電 位の上昇速度は、トランジスタ401に流れる電流を調 整することによって、調整される。同様に、VEを放電 20 するときは、トランジスタ407に流れる電流を調整す ることにより、トランジスタ406に流れる電流を変え ることができ、これによりトランジスタ407のトラン ジスタサイズによって、任意に、VEの放電速度を調整 できる。

【0073】信号Eが論理 "0" になり、VEを放電す るときは、ノードN1は論理 "O" となり、トランジス タ411はオフし、トランジスタ410はオンする。V Eが充電されているときは、このVEがインバータI1 及びインバータI2を介してトランジスタ409のゲー トに伝達され、トランジスタ409がオンする。これに より、トランジスタ410,407,408,409を 通して、高電圧VPから接地電位への電流経路が形成さ れる。VEが所定の電位以下に放電されると、インバー タ I 1 がこれを検知し、その出力を論理"1"にする。 これに伴って、インバータ I 2はその出力を論理 "0" とし、トランジスタ409をオフさせる。よって、VE が所定の電位以下になると、トランジスタ410,40 7,408,409を通る電流経路がなくなり、トラン ジスタ410、407を通してトランジスタ406のゲ ートはVPまで充電され、VEは接地電位まで放電され る。

【0074】VPが外部から供給される電源のときには、電流供給能力は大きいと考えられる。このため、トランジスタ410,407,408,409を介して電流が流れても、VPは電位降下を生じない。しかし、高電圧VPを、VCを利用して、チップ内部で発生させるタイプのもののときには、電流供給能力は小さい。このため、上記の電流経路を流れる電流により、VPに電位降下が生じ、十分な高電圧が得られない恐れがある。

・【0075】次に、図15(b)は、チップ内部で高電

圧を発生させ、この高電圧を利用して浮遊ゲートへの電 子の注入及び放出を行うタイプのものに対して、最適な VEを発生させる回路の例である。図15(b)の回路 が (a) のそれと異なるところは、トランジスタ40 0,401を省き、ノードN2を直接トランジスタ40 5のゲートに接続した点及びトランジスタ410のソー スを電源VPに代えてVCに接続した点にある。その他 は、同一の構成である。この回路において、内部で発生 させるVPは、内部昇圧電位発生回路による電圧昇圧速 度が遅いことから、図15(a)に示したトランジスタ 400.401による電位の上昇速度の調整の必要はな い。このため、これらのトランジスタ400,401を 省略できたのである。よって、これらのトランジスタを 通じての電流の流出はない。また図15(a)では、ト ランジスタ410のソースをVPに接続していたが、 (b)ではこれをVCに変えたので、トランジスタ41 0,407,408,409の電流経路は、VCと接地 電位との間になり、VPからの電流の流出経路はなくな った。このため、チップ内部の電圧昇圧回路で発生させ

た内部高電圧の利用が十分可能である。 【0076】図16は行デコーダ回路の一例である。電 源SWと接地電位との間に、トランジスタTO~T4が 直列に接続されている。Pチャネル型トランジスタTO のゲートは接地されている。Nチャネル型トランジスタ T1~T3のゲートにはアドレスAが入力される。Nチ ャネル型トランジスタT4のゲートには信号/Eが入力 される。トランジスタTO,T1の接続点のノードN1 がPチャネル型トランジスタT5及びNチャネル型トラ ンジスタT6のそれぞれのゲートに接続されている。 こ の間に接続されている。トランジスタT5, T6の接続 点のノードN2からデコード信号が出力される。信号/ Bは浮遊ゲートから電子を放出するとき論理"O"とな り、全ての行線Wしを論理"0"、すなわち0Vに設定 する。

【0077】図17は、図16に示した行デコーダ回路 の電源SWを発生するための回路の一例である。これら の各ノードの信号波形を図18に示す。

【0078】図17からわかるように、この回路は、電 源電位VCと接地電位との間に、抵抗R1, R2及びN 40 チャネル型トランジスタ707が直列に接続されてい る。このトランジスタ707のゲートには信号CEが加 えられている。さらに、電源電位VCと接地電位との間 に、Pチャネル型トランジスタ708, Pチャネル型ト ランジスタ704、Nチャネル型トランジスタ705。 Nチャネルデプレッション型トランジスタ703が直列 に接続されている。トランジスタ708のゲートには信 号Vが加えられている。トランジスタ704のゲート は、前記抵抗R1,R2の接続点であるノードN1が接 続されている。トランジスタ705のゲートには信号/

Rが加えられている。トランジスタ703のゲートはそ のソースに接続されている。さらに、電源電位VCと、 前記トランジスタ704、705の接続点であるノード N2との間に、Pチャネル型トランジスタ710及びN チャネルデプレッション型トランジスタ711が直列に 接続されている。これらのトランジスタ710,711 のゲートには、信号/R, Rが、それぞれ供給されてい る。さらに、高圧電源電位VPとノードN2との間に、 Nチャネル型トランジスタ700~702が接続されて いる。トランジスタ700のゲートには信号W1が供給 されている。トランジスタ701,702のゲートは、 それぞれ、そのドレインに接続されている。さらに、高 圧電源電位VPとノードN2との間には、Nチャネル型 トランジスタ712が接続され、これのゲートには信号 W2が供給されている。そして、ノードN2からは電源 SWが得られる。

32

【0079】図18からわかるように、メモリセルの浮 遊ゲートから電子を放出する期間T1においては、信号 /Eを論理"O"に、信号Rを論理"1"に、信号/R 20 を論理"0"にそれぞれ設定する。このとき、電源SW にはVCの電位が現れ、このVCによって行デコーダ回 路が動作する。

【0080】浮遊ゲートに電子を注入してメモリセルが 非選択の時オフに、選択されたときにオンするようなし きい電圧にして、全てのメモリセルに、2進データの一 方のデータを記憶させるときは、信号/Eを論理"1" に、信号W1を論理"1"に、信号Rを論理"0"に、 信号/Rを論理 "1" にそれぞれ設定する。この信号W 1の論理"1"に対応する電位はVPかあるいはこのV れらのトランジスタT5,T6は電源SWと接地電位と 30 PよりNチャネルエンハンスメント型トランジスタのし きい電圧分だけ高い値である。 信号W1がVPの電位で あるときには、電源SWの電位は、Nチャネルエンハン スメント型トランジスタ700、701、702のしき い電圧の和の分だけ、VPより低い値となる。このSW の電位は、上記のようなメモリセルのしきい電圧の条件 を満たすように、設定される。前述したように、この期 間を短く設定し、メモリセルのしきい電圧のチェックと 電子の注入を順次繰り返し行うときには、信号Vを論理 "1"に(期間T3, T5)、信号W1を論理"0"に 戻して行う。信号CEは、チップが選択状態の時は論理 "1"であり、トランジスタ704のゲート電位は抵抗 R1と抵抗R2の比によって決まり、SWの電位は抵抗 R1と抵抗R2の接続点ノードN1の電位よりもNチャ ネルエンハンスメント型トランジスタのしきい電圧分だ け低い電位に設定される。選択されたメモリセルの制御 ゲートには、この電位SWが供給され、メモリセルがオ フすればOKとなる。

> 【0081】更に、期間T6は、メモリセルの浮遊ゲー トに電子を注入して選択されたときオフするようなしき 50 い電圧まで上昇させる期間である。このとき、信号W2

は、論理"1"、すなわち、VPよりNチャネルエンハンスメント型トランジスタのしきい電圧分だけ高い値に、設定される。このときは、SWにはVPの電位がそのまま出力され、浮遊ゲートには選択されたときにオフするのに十分な電子が注入される。

【0082】期間T7は、通常の読み出しモードを示し、信号Rは論理"1"に、信号/Rは論理"0"に設定され、SWにはVCが出力される。期間T2~T6においては、信号/Rは論理"1"となり、図17のトランジスタ705がオンし、SWはトランジスタ703を10通して放電される。これらのトランジスタ705.703は、SWが電気的に浮遊状態になるのを防止するために設けられているものであり、省略することもできる。【0083】図19は、本発明によるデータ入力回路DINの一例を示す。

【0084】データDinが入力される入力端 I NはPチ ャネル型トランジスタ811及びNチャネル型812の ゲートに接続されている。これらのトランジスタ81 1,812は、電源電位VCと接地電位との間に直列に 接続されている。 これらのトランジスタ811,812 の接続点であるノードN1は、Pチャネル型トランジス タ813及びNチャネル型トランジスタ814のゲート に接続されている。これらのトランジスタ813,81 4及びNチャネル型トランジスタ815が、電源電位V Cと接地電位との間に直列に接続されている。トランジ スタ815のゲートには信号W1が供給されている。ト ランジスタ813,814の接続点であるノードN2 は、Nチャネル型トランジスタ818を介して、ノード N3に接続されている。トランジスタ818のゲートは 電源電位VCに接続される。電源電位VCとノードN2 30 との間に、Pチャネル型トランジスタ817が接続さ れ、そのゲートに信号W1が供給されている。また、電 源電位VCとノードN3との間にPチャネル型トランジ スタ819が接続され、それのゲートはノードN4に接 続されている。ノードN3は、Pチャネル型トランジス タ821及びNチャネル型トランジスタ822のゲート に接続され、これらのトランジスタ821、822は電 源電位VP(又はVC)と接地電位との間に直列に接続 されている。これらのトランジスタ821、822との 接続点はノードN4に接続されている。

【0085】また、上記ノードN1は、Pチャネル型トランジスタ823及びNチャネル型トランジスタ824のゲートに接続されている。これらのトランジスタ823,824及びNチャネル型トランジスタ825は、電源電位VCと接地電位との間に直列に接続されている。トランジスタ825のゲートには信号W2が供給されている。トランジスタ823、824の接続点であるノードN7は、Nチャネル型トランジスタ828を介して、ノードN8に接続されている。トランジスタ828のゲートは電源電位VCに接続される。電源電位VCとノー

ドN7との間に、ゲートに信号W2が供給されているP チャネル型トランジスタ827が接続されている。電源 電位VP(又はVC)とノードN8との間に、Pチャネ ル型トランジスタ829が接続されている。トランジス タ829のゲートにはノードN9が接続されている。 前 記ノードN8はPチャネル型トランジスタ831及びN チャネル型トランジスタ832のゲートに接続されてい る。これらのトランジスタ831,832は、電源電位 VP (又はVC)と接地電位との間に直列に接続されて いる。これらのトランジスタ831、832の接続点は 前記ノードN9に接続されている。このノードN9は、 Nチャネル型トランジスタ800のゲートに接続されて いる。このトランジスタ800は、電源電位VP (又は VC)とノードN10との間に接続されている。さら に、電源電位VP(又はVC)とノードN10との間に Nチャネル型トランジスタ801が接続されている。 こ のトランジスタ801のゲートにはノードN4が接続さ れている。なお、ノードN10は、図14のノードN2 に対応しており、このノードN10からメモリセルにデ ータが伝えられる。

【0086】上記の回路において、浮遊ゲートに電子を 注入する場合には、制御ゲートの電位よりも浮遊ゲート の電位は低くても良いため、メモリセルのドレインに与 える電圧はVPでなくともVCでも良い。浮遊ゲートに 電子を注入して2進データの一方を記憶させるときは、 複数のメモリセルに同時に電子を注入するため、より多 くの電流が流れる。このため、この実施例では、2進デ ータの一方を書き込むときと他方を書き込むときとで、 メモリセルのドレインに電圧を与えるためのトランジス タを変えるようにしている。つまり、2進データの一方 を書き込むときに使用するトランジスタの方の電流供給 能力を、2進データの他方を書き込むときに使用するト ランジスタの電流供給能力よりも大きくしてある。より 詳しくは、複数のメモリセルを選択して2進データの一 方を書き込むときは、入力Dinを論理"O"に、信号W 1を論理"1"にする。このとき、トランジスタ801 がオンして、メモリセルのドレインに電圧が与えられ る。そして、2進データの他方を書き込むときは、入力 Dinを論理 "0" に、信号W2を論理 "1" にして、ト 40 ランジスタ800をオンさせ、メモリセルのドレインに 電圧を与える。上記のように、トランジスタ801の電 流供給能力をトランジスタ800の電流供給能力よりも 大きく設定して、複数のメモリセルの浮遊ゲートに電子 を注入するときにメモリセルのドレインの電圧が十分高 く保てるようにしている。

トランシスタ825のゲートには信号W2が供給されている。トランジスタ823.824の接続点であるノードN7は、Nチャネル型トランジスタ828を介して、ソセルのしきい電圧を負にした後、メモリセルの浮遊ゲートに電子を注入することによって、全てのメモリセルのは電源電位VCに接続される。電源電位VCとノー 50 の浮遊ゲートに電子を注入して2進データの一方を記憶

するようにしたので、メモリセルのしきい電圧のばらつ きの幅が小さく抑えられ、よってこれによりメモリセル の読み出し速度を速くすることが可能になった。

【0088】次に、本発明に関連する他の例について説 明する。この例は、ラッチ回路を設けることに起因する チップサイズの増大を防止すべく構成されたものであ

【0089】図に基づいてこの例を概略的に説明する。 【0090】この例は、前述のようなEEPROMのメ モリセルへのデータの書き込みが、トンネル電流を利用 10 して行われ、これにより浮遊ゲートへの電子の注入時、 あるいは浮遊ゲートからの電子の放出の時に、ほとんど 電流が消費されないことに基づいてなされたものであ

【0091】従来のEEPROMにおいては、先にも述 べたように、上述のラッチ回路を、メモリセルアレイに 隣り合って設けるようにしていた。このため、メモリセ ルのピッチで各ラッチ回路を配置せねばならなかった。 これにより、逆に、パターンレイアウト的に制約を受 け、パターン面積が大きくなってしまっていた。この第 20 5の発明においては、ラッチ回路を、メモリセルアレイ と離れた場所に置くことにより、ラッチ回路のレイアウ トが自由にでき、チップの空いた場所を有効に利用でき るようにしたものである。これによりチップサイズを従 来よりも小さくすることが可能になった。

【0092】図20に従ってこの例を説明する。

【0093】図20からわかるように、メモリセルアレ イMCAにはその行を選択するための行デコーダRDが 接続されている。 メモリセルアレイ MCAの各列線15 は、列ゲートトランジスタC1, C2, …を介して、ノ 30 ードN1に接続されている。各トランジスタC1,C 2, …は、第1列デコーダCD1からのデコード信号h 1, h2,…によって、選択的にオン/オフ制御され る。ノードN1は、ゲートに信号(R)/(/P)が供 給されるトランジスタQ2を介して、負荷回路LCに接 続されている。この負荷回路LCはセンスアンプSAに 接続されている。さらに、前記ノードN1は、ゲートに 信号 (/R)/(P)が供給されるトランジスタQ1を 介してノードN2に接続されている。ノードN2には、 ラッチ回路L, L, …を介して、入力データDinが供給 される。これらのラッチ回路し、し、…には、第2列デ コーダCD 2からのデコード信号h 1′, h 2′, …及 び信号Pが供給される。本実施例においては、メモリセ ルへ書き込むためのデータは、ラッチ回路し、し、…に よってラッチされる。これらのラッチ回路L, Lは、メ モリセルアレイMCAとは別な場所に配置されている。 同一行のメモリセルへ書き込むデータは、第2の列デコ ーダの出力h1′,h2′,…に対応して、ラッチ回路 L, L, …に各アドレス毎にラッチされる。この後、信

はオンする。第1の列デコーダCD1の出力によって列 ゲートトランジスタC1, C2, …を順次オンさせる。 そして、第2の列デコーダCD2によりラッチ回路L, L, …を制御する。このようにして、各メモリセルアレ イの列に、ラッチ回路し、し、…からデータを伝達す る。各列線15は、ラッチ回路しからのデータにより、 高電圧に充電されるか、あるいは放電される。この充電 された電位により、メモリセルのフローティングゲート から電子が放出される。充電された電位は、P-N接合 のリーク電流等により徐々に放電されて、電位は下が る。よって、一定の期間毎に、第1の列デコーダCD1 及び第2の列デコーダCD2により、ラッチ回路L, L, …からのデータを、列ゲートトランジスタC1, C 2,…を順次オンさせ、対応する各列線に伝達する。こ のようにすれば、メモリセルアレイMCAに隣接させ て、各列毎にラッチ回路を設ける必要がなく、任意の場 所にラッチ回路L,L,…を設けることができ、チップ 上におけるラッチ回路の占める面積を小さくできる。な お、図20示されているトランジスタQ1. Q2, C1 ~CmはNチャネル型である。

【0094】図23は、各信号の波形を示す。信号(/ R)/(P)は、データを書き込むときに、高電圧(論 理"1")に設定される(t1)。第2の列デコーダー CD2の出力h1´, h2´, ……, hm´が論理 "1"の時に、入力されたデータDinを、ラッチ回路 L. L. …にラッチする (t2, t3, t4, …)。こ のとき、全てのメモリセルのゲート (すなわちVcg) を 高電圧にして、全てのメモリセルの浮游ゲートに電子を 注入しておく(t1)。この注入が終わると、VcgをO Vに設定し、次の電子の放出に備える(t5)。次に、 信号h l ´ , h 2 ´ , ……, h m , 及び信号 h 1 , h 2, ……, h mを順次高電圧 (論理 "1") に設定し、 信号Pが論理"1"の時にラッチしてあるデータを、対 応する列線へ伝達する(t 2′, t 3′, t 4′)。列 線15はラッチされたデータに応じて、 高電圧に設定さ れるか、OVのままであるかのいずれかの状態をとる。 高電圧に設定された列線15に接続されている選択され たメモリセルは、その浮游ゲートから電子が放出され、 OVの列線に接続されている選択されたメモリセルは浮 40 游ゲートに電子が注入されたままである。このようにし てデータが書き込まれる。

【0095】図21は第5の本発明の他の実施例であ る。この実施例が、図20のそれと異なる点は、各列線 15に、Nチャネル型トランジスタQ3を介して、容量 Cを接続してある点にあり、この点を除いて図20と同 じである。トランジスタQ3のゲートには信号/R/P が加えられている。

【0096】データを書き込むとき、ラッチ回路しから のデータが伝達された後、列ゲートトランジスタC1, 号(/R)/(P)は高電位にされ、トランジスタQ1 50 C2,…はオフする。これにより各列線15は電気的に 浮游状態になる。このため、なるべく長くラッチ回路し から伝達されたデータを保持するため、容量Cが設けら れている。データを読み出すときは、トランジスタQ3 はオフするようにしている。このため、データ読みだし 速度をこの容量Cが妨げることはない。

【0097】図22は、この例の変形例である。図22 の例では、図21のものからラッチ回路を省いている。 図20及び図21では、書き込み用のデータを一度ラッ チ回路しにラッチしてから書き込んでいた。これに対 し、図22の例では、ラッチ回路しを設けずに、入力デ 10 ータDinを直接各列線15へ伝達している。つまり、各 列に対応したメモリセルヘデータを書き込むため、入力 データを順次与え、列ゲートトランジスタC1, C2, …を順次オンさせ、列線15にデータを伝達する。

【0098】図24は、この図22に示した不揮発性半 導体メモリの各信号の波形を示す。

【0099】この図24からわかるように、信号(/ R) / (P) はデータを書き込むときに高電圧 (論理 "1")に設定され、信号(R)/(/P)は論理 "0"に設定される(t1)。次に、全てのメモリセル のゲート(すなわちVcc)を高電圧にして、全てのメモ リセルの浮游ゲートに電子を注入しておく。この注入が

終わると、VccをOVに設定し、次の電子の放出に備え る(t2)。信号h1, h2, ……, hmを順次高電圧 (論理"1")に設定し、入力されたデータを対応する 列線へ伝達する(t3~tm)。列線15は入力された データに応じて高電圧に設定されるか、OVのままであ るかのいずれかの状態をとる。高電圧に設定された列線 15に接続されている選択されたメモリセルは、その浮 游ゲートから電子が放出され、OVの列線15に接続さ 30 れている選択されたメモリセルは浮游ゲートに電子が注 入されたままである。このようにしてデータが書き込ま

【0100】図25は、この例の更に別の変形例を示 し、図22の例と同様に、ラッチ回路しを用いることな く、さらに図22の例に対して回路CIRを追加したも のである。

【0101】即ち、図25において、回路CIRは、高 圧電源電位VPとノードN300との間に、ゲートに信 号/φ1が供給されたPチャネル型トランジスタ901 が接続されている。ノードN300とノードN400と の間に、Pチャネル型トランジスタ902、Nチャネル 型トランジスタ903の直列回路と、Pチャネル型トラ ンジスタ904, Nチャネル型トランジスタ905の直 列回路とが、並列に接続されている。ノードN400と 接地電位との間に、ゲートに信号 φ 1 が供給されたトラ ンジスタ907が接続されている。ノードN200が、 トランジスタ902、903の接続点と、トランジスタ 904,905のそれぞれのゲートとに接続されてい

接続点と、トランジスタ902,903のそれぞれのゲ ートとに接続されている。ノードN100, N200間 には、Pチャネル型トランジスタ911とNチャネル型 トランジスタ912がお互いに並列に接続されている。 トランジスタ911及び912のゲートには信号/62 及び信号 φ 2 がそれぞれ供給されている。 ノードN10 Oは、高圧電源電位 VPと接地電位との間に直列に接続 された抵抗R1、R2の接続点である。ノードN200 は、データ入力回路DICの出力端である。

【0102】図22の例では、列線15のリーク電流等 による電位の低下を防ぐためには、データを何度も入力 しなくてはならないが、これに対し図25の実施例で は、回路CIRを設けることにより、列線15の電位を 検出して再び増幅するようにしている。このため、デー タの入力は一度ですむ。

【0103】図26、図27に各信号の波形を示す。図 22の場合と同様、信号 (/R)/(P)は、データを 書き込むときに高電圧(論理"1")に設定され、信号 (R)/(/P)は論理 "0" に設定される (t1)。 次に、全てのメモリセルのゲートすなわちVcgを高電圧 にして、全てのメモリセルの浮游ゲートに電子を注入し ておく(t1)。この注入が終わると、VcgをOVに設 定し、次の電子の放出に備える(t2)。列デコーダC D1からの信号h1, h2, ……, hmを順次高電圧 (論理"1")に設定し、入力されたデータを対応する 列線へ伝達する(t3~tm)。 列線15は、入力され たデータに応じて高電圧に設定されるか、OVのままで あるかのいずれかの状態をとる。高電圧に設定された列 線15に接続されている選択されたメモリセルは、その 浮游ゲートから電子が放出され、OVの列線に接続され ている選択されたメモリセルは浮游ゲートに電子が注入 されたままである。

【0104】回路CIRは、ノードN100とノードN 200の電位の比較を行い、その結果に応じてノードN 200の電位を増幅するものである。ノードN100の 電位は、抵抗R1とR2との接続点から得られ、ノード N200の高電位レベルと低電位レベルの間の値をと る。ノードN100とノードN200との間には、トラ ンジスタ902~905によって構成される一種のフリ ップフロップFFが接続され、このフリップフロップF FがノードN200の電位を増幅する。 図27は、 図2 3に示した信号 φ1, φ2、列デコーダCD1の出力h 1. h2の関係を、より分かりやすいように拡大したも ので、ノードN100、N200及び列線15の電位状 態と共に示している。図27に示すように、信号ゅ2が 論理"1"となると、ノードN100とノードN200 とが接続され、N100とN200の電位がほぼ等しく なる(t11)。この後列デコーダCD1により列線1 5が選択され、選択された列線15の電位がノードN2 る。ノードN100が、トランジスタ904,905の 50 00に現れる。もし選択された列線15が高電位に充電

されていればノードN200の電位は上昇する(t1 2), この後、信号 41 を 論理 "1" に 設定し、 フリッ プフロップFFを活性化させる(も13)。フリップフ ロップFFは、ノードN200の電位がノードN100 の電位より高いことから、ノードN200を高電圧VP に上昇させ、ノードN100をほぼ0Vにする。一方、 選択された列線がOVであるならば、ノードN200の 電位が下がり、ノードN100の電位より低くなる(t 14)。このため信号 $\phi1$ が論理 "1" になったとき、 フリップフロップFFはノードN200の電位を0Vま 10 で放電する(t15)。このように、図25の実施例で は列線15を選択し、選択された列線15の電位をモニ ターし、ふたたび元の電位に増幅しているのでラッチ回 路Lの必要はない。もしチップサイズに余裕があり、こ のような回路C I Rを各列線毎に設けることができれ ば、全部の列線を同時に増幅できるので、列デコーダで の列線毎の制御が不要になる。

【0105】以上説明したように、上記の例によれば、 浮游ゲートからの電子の放出と注入がトンネル効果で行 われることに注目し、データをプログラムするときはメ モリセル部ではほとんど電流が消費されないことを利用 したので、データラッチ回路をメモリセルアレイからは なれた任意の場所に作ることができ、これによりチップ サイズが縮小された不揮発性半導体メモリが提供でき る。

【0106】また、この例によれば、列線15の電位を モニターし、この電位を増幅して列線15の電位が下が らないようにしたので、ラッチ回路も特に必要がなくな り、さらにチップサイズの小さな不揮発性半導体メモリ が実現できる。

【0107】なお、この発明は以上に説明したようなメ モリセルを持つ不揮発性半導体メモリに限ることなく、 浮遊ゲートからトンネル効果を利用して電子の注入と放 出を行うものであればどのようなものでも適用できる。 本発明はデータをメモリセルに書き込むときの列線の電 位の制御に関するものであるから、データの書き込み方 法に関係なく、列線の電位を利用してメモリセルの浮遊 ゲートからの電子の放出、あるいはメモリセルの浮遊ゲ ートへの電子の注入を行うようなものであれば、どのよ うなものにでも適用できる。たとえばメモリセルがNA ND型をしたEEPROMにも適用できることはいうま でもない。この場合、最初にすべてのメモリセルの浮遊 ゲートから電子を放出してメモリセルのしきい値を負の 値にしておき、その後電子の注入を行うものは列線を0 Vに、電子の注入を行わないものには、トンネル効果が 生じないような適当な電圧V3を列線に供給する。この とき、フリップフロップFFに供給する電源もV3であ るのが望ましい。このように列線への電圧の与える方法 を種々変更するようにすれば、どのようなものにでも適 用できる。

[0108]

【発明の効果】本発明によれば、メモリセルの浮遊ゲートから電子を放出させてそのしきい電圧を負にした後、メモリセルの浮遊ゲートに電子を注入して2進データの一方を記憶するようにしたので、メモリセルのしきい電圧のばらつきの幅を小さく抑えて、読み出し速度を速くすることができる。

【図面の簡単な説明】

【図1】本発明に関連する例の要部の回路図。

0 【図2】図1における各種の態様を示す図表。

【図3】図1の回路を用いて構成した半導体記憶装置。

【図4】図3の回路の真理値表。

【図5】図3における読み出し動作を説明する説明図。

【図6】各種信号の真理値表。

【図7】本発明に関連する例の要部回路図及びタイミングチャート。

【図8】本発明に関連する例の行線の電位を発生する回路及び列デコーダ。

【図9】信号n′、/n′を作る回路。

20 【図10】信号/n′からnを作る回路。

【図11】図9、図10の各ノードの信号波形図。

【図12】電圧VP′を発生する他の回路。

【図13】本発明の実施例の要部の平面図、A-A、線断面図、B-B、線断面図、C-C、線断面図、及びシンボル図。

【図14】図13を用いたさらに詳細な実施例。

【図15】電圧VEを発生させる回路のそれぞれ異なる例。

【図16】行デコーダの回路の例。

30 【図17】電源SWを発生させる回路の例。

【図18】図16、図17の各ノードにおける信号波形図。

【図19】データ入力回路の一例。

【図20】本発明に関連する例。

【図21】本発明に関連する他の例。

【図22】本発明に関連するさらに他の例。

【図23】図20の各信号の波形図。

【図24】図22の各信号の波形図。

【図25】本発明に関連する例。

40 【図26】図25の各信号の波形図。

【図27】図25の各信号の波形図。

【図28】従来のNAND型EEPROMのメモリセルの断面図。

【図29】NAND型EEPROMの要部の回路図及びその各ノードの電圧波形図。

【図30】NAND型EEPROMからのデータの読み出しを説明するための説明図。

【図31】そのタイミングチャート。

【図32】NAND型EEPROMの各メモリセルのそ 50 れぞれ異なるしきい値状態を示す説明図。

【図33】従来のEEPROMの要部の平面図、A-A、線断面図、B-B、線断面図、及びC-C、線断面図。

41

【図34】図33のシンボル図。

【図35】 EEPROMのメモリセル。

【図36】その特性図。

【図37】図35のメモリセルを用いたEEPROMの 要部の回路図。

【図38】図37のパターン平面図及びA-A、線断面図

【図39】EEPROMのラッチ回路の部分を示す回路図。

【符号の説明】

- 1 行線
- 2 浮遊ゲート
- 3 チャネル領域
- 4 ゲート絶縁膜
- 5 列線

- 6 ドレイン
- 7 ソース
- 8 配線
- 9 接続位置
- 10 トランジスタ
- 11 メモリブロック
- 12 センスアンプ
- 14 メモリセル
- 15 列線
- 10 16 領域
 - 17 ソース領域
 - 18 ドレイン/ソース領域
 - 19 ドレイン領域
 - 20 浮遊ゲート
 - 21 制御ゲート
 - 22 ゲート
 - 23 酸化膜部
 - 24 コンタクト部

【図1】


【図2】

【図4】

【図16】

Vpp	<u></u>	8460	THE S			
"ŽL1 112	$N \mid$		Ves		対応する	7-77-14
W +2777	\square	7"	8	-1-	-0-	しまい発生
x —[s	Les)	٥	В	Œ	А	ΙE
c —≰—ст	no2	1	7	Œ	я	Œ
WI-K-MI)	mo3	2	8	IE.	я	Œ
WZ [\M2	no4	3	5	Œ	貫	Œ
W9 -1 -M8	no6	4	4	大	正	1
W4-1-M-111	noß	5	3	魚	耳	A
7 7 7	no7	6	2	A	Œ	A
W7 - F-M7	naß	7	1	*	正	A
WE -E-ME	Ban	8	0	A	正	A
J -1423						

	AO	DIL	DIR	ZI	<u> </u>
	0	0	0	1	חודיה
	0	-	0	٥	DIRW
	0	0	1	0	チェック
i	٥	1	1	1	5-9
	1	0	0		DIFLA
- (1	0	1	0	データ
ı	1	1	Ð	G	チェック
	. 1	1	1	1	5-7



【図5】


【図6】


Y1RY1L	7.
YNRYNL	<u> </u>
· · · · • · · · · ·	
WITH WISH	<u>v</u> T
WIIL~WISL	


[図]	2	8	}


9	-	0	7	113	LA	11	77	7.	┰	7	ŤŦ	7.4	+ -	H X	-	-		-	-	-	-			z:
7	Ť	ñ	Tă.	ŧŀi	1-6	14	+÷	1+	+÷	++	++	1+	+:	4	4	11	9		ш	<u> 11</u>	1.1	11	Γ_1	I
		1	-	۱÷	i ii	1 4	+÷	H	++	++	++	11	13	111	4	Ц		0	11		[]	11		Ţ
*	÷	H	×	-	۱×	₩	₩	+÷	+÷	4:	++	11	11	JL	_	11	1		LD.	T.	11	\Box	T	T
ř	-		17	╟┿	+ *	++	+÷	₩	H.	11	11	13	13	JL	_	ш	1	Н		T o	П	T	П	Ţ
ř	**	 ~	1	ŀ÷	+ *	++	₩	₩.	₽;	++	11	11	11	11.	L	Ц	1	Н	$\Gamma \Gamma$	$\Box \tau$	0	П	13	7
*	-	H	₩	⊪÷	۳.	++	H.	++	₩.	++	11	\mathbf{n}	\mathbf{n}	JU	┸	<u>1</u>	_1_1	1	1	\mathbf{r}	77	क	T	7
H	٧.	₩	H-	H -	1 %	11	11	11	11	u	17	11	<u> 11</u>	JU	1	П	П	T	1	11	1	TT	10	t
-	+	ا خ	H÷.	⊪÷	44	u	11	ц	11	ц	ப	IJ	11][1	Т	П	1	Т	1	т	T	11	T	1
	7	٧.	ᄣ	11.	L1	To	11	<u> 11</u>	<u> </u>	ப	11	LT	П	П	7	OT	П	т	11	T	ŤŤ	17	13	t
÷		.	ᇈ	┅	ш	ш	10	<u> </u>	$_{\perp}$		$\mathbf{L}_{\mathbf{L}}$	\mathbf{I}^{\dagger}	T	7	τ	0 1	П	1	17	1	11	Ιi	Ħ	t
Н	Ų.	ц.	10	1	<u></u>	11	11	<u>Lo</u>	\mathbf{D}	Lı	\mathbf{r}	п	т	רוך	1	07	┰┦	1	1	11	11	Ħ	ti	t
ч			LD	<u> 11</u>	1	1	<u> 1</u>	ш	Lo.	П	11	17	11	7	T	0 1	П	1	Ħ	13	13	t÷.	t i	t
Ц	0	<u>. </u>			\mathbf{I}		11	T	П	10	11	11	\mathbf{T}	7	1	Ōt	1	1	i	ti	17	۱÷	ti	t
Ц	1	0		LI	\Box	\Box	11	Т	T	11	10	11	TŤ	11 1	1	1	11	Ť	Ι÷	l i	t÷	t÷	++	t
1	0	7		1	T	IΤ	П	1	11	13	17	10	ŤΤ	Ήi	1		1	i	1	Η÷	+	+÷	H	ł
ıΠ	1	П	11	KT	13	11	Ti	13	11	13	11	† Ŧ	1 à	41-8	+	-+	÷		├	₩.	+		₽,	1

【図3】
















【図18】




【図35】




【図36】




【図14】



【図15】







(図19]


(図19]


(図19]

(DIN)












ويوريون بيندي ميدون








【図38】



【図39】



フロントページの続き

(51) Int. CI.7

識別記号

HO1L 29/792

FΙ

H01L 27/10

29/78

テーマコード(参考)

434 371